トランジスタによるシュミットトリガ回路の設計
- トランジスタを使ったシュミットトリガ回路の設計方法について学びましょう。
- シュミットトリガ回路の設計には、パラメーターの決め方や回路図の理解が必要です。
- 入力波形の立ち上がり時間を早くするために、トランジスタの接続や抵抗・キャパシタの設定が重要です。
- ベストアンサー
トランジスタによるシュミットトリガ回路の設計
トランジスタ(2SC1815Y)を使ったシュミットトリガ回路の設計をしようとしています。学生実験で添付画像のシュミットトリガを組んだ記憶があり、この回路の通りに設計しようと考えています。 なお、今回想定する入力波形は、周波数10～100Hzで立ち上がり時間が非常に遅く(1msくらい)、Vp-p=5Vの正パルス波形とします。これをシュミットトリガによって、立ち上がり時間を早くしたいわけです(500nsくらいに)。→IC(74HC～～)の入力にいれて、立上りで余計なカウントをしないように。 そこで添付画像に記した各パラメータ(R1,R2,R3,RE,RL1,RL2,C)の決め方について教えてください。また、R2とCが並列に接続されていますが、これは何のためでしょうか。 どうかよろしくお願いします。
- kingdorian
- お礼率87% (7/8)
- 物理学
- 回答数2
- ありがとう数2
- みんなの回答 （2）
- 専門家の回答
質問者が選んだベストアンサー
今日は、 設計の仕方、考え方はいろいろあると思いますが、一例として； １）Q2が「ON」した時の出力「L」レベルを受け側のIC の閾値以下にする。 ここでは、0.5V に設定します。 ２）立ち上がり立下りスピードが500nsくらいを目標なので、それを満足させられる トランジスタの動作スピードを確保できるコレクタの動作電流 ICを決める。 500nSを実現するのに必要なトランジスタのｆTはおよそ ｆT＝（１／(2π*500ns））*3*hFE (1) で計算する。式で３を使っているのはざっくりですが、必要な時定数は 立ち上がり時間の１／３倍としてます。（立ち上がり時間は出力論理レベル「H」 の10%～90%の時間ですが、時定数は0%から63%までの時間なので） ここでトランジスタのｈFEを120と仮定すると必要なｆTは概略、 ｆT＝115MHz ２SC1815のデータシートのfT－IC特性のカーブからIC=1ｍAも流せば十分なことが わかります。よってトランジスタのICを1mAにします。 ３）抵抗RL2とREを求める。 Q２がON状態を考えます。2SC1815はIC=１ｍAの時のVCE飽和電圧は 0.1V以下で十分小さいので、VCEsatは無視します。 ICが１ｍAなので、抵抗RL2とREの和は電源電圧Vcc＝５Vより、 RL2 + RE = 5V/1mA = 5kΩ （２） になります。Q2がON状態は出力が「L」状態の電圧（VOL）にありますので、 この状態では出力は電源Vccを抵抗RL2とREで分圧した状態になっていますので、 次の関係が成り立っています。 Vcc／VOL = （RL2 + RE)／RE = 5V／0.5V （３） 式（２）と式（３）からREは RE = 5kΩ*0.5V／5V = 0.5kΩ → 510Ω とする。 RL2は 5kΩ - 0.5kΩ = 4.5kΩ → 4.7kΩ とする。 ４） Q1のコレクタの抵抗RL1はRL2と同じ値になりますので 4.7kΩとなります。 ５） R2を決めます。 R2はQ1のコレクタ電圧をQ２のベースに供給しますのでICの値の１／３程度 と大きめな電流を流しておきます。その場合、R2を10kΩ程度にすれば良い。 ６）R2に並列につながれたCの役割： Q1のコレクタがH⇔Lと変化しますが、それぞれの変化する瞬間の立ち上がり立下り で抵抗R2をバイパスさせてQ2のベース電流を増加させてトランジスタのON-OFF スピードを速める効果があります。 Cの値は大きいほど効果が出るというものでもありませんが、1,000pF程度は必要です。 ７）R3について、 R3は必要ありません。Q2をOffにする状態ではQ2のベース－エミッタ間をQ1で 抵抗R2を介してショートしてますので、それで十分です。 以上です。
その他の回答 (1)
- bogen555
- ベストアンサー率64% (111/173)
シュミットトリガ回路については、アナログエンジニアの先生のブログに 「シュミットトリガの解析」として、詳細な解析が載ってます。 http://analog-engineer.cocolog-nifty.com/blog/2010/02/1-8ad8.html http://analog-engineer.cocolog-nifty.com/blog/2010/02/post-099b.html アナログエンジニアの先生は本も出してますから、それを読むのもエエでしょう。 http://www.amazon.co.jp/dp/4526055646 本を読んで質問すれば、責任ある回答が得られるでしょう。 また、ブログ内で検索すると、他でも触れてますね。 http://analog-engineer.cocolog-nifty.com/blog/2007/09/post_d94f.html http://analog-engineer.cocolog-nifty.com/blog/2009/09/post-6967.html Cについては、スピードアップ用なんで、波形を見ながらカット＆トライだと思いますが、アナログエンジニアの先生に質問すれば回答は得られるでしょう。
お礼
多くの情報ありがとうございます！ アナログエンジニアの先生のブログを読んで勉強します！
関連するQ&A
- トランジスタの増幅回路について
Arduinoを用いて多数のLEDを駆動する為に、トランジスタを用いた増幅回路を作成しています。しかし、単に電流を増幅するのではなく、添付画像1の様に強度の異なる階段パルス波で増幅したいと考えています。 実際に回路を作成し、オシロスコープで波形を確認したところ、増幅前の段階では設計通りの波形が出ていました。念の為、測定箇所を示す画像2も添付します。 しかし、増幅後の波形を確認すると増幅前の波形の跡形も見えませんでした。(画像3) なぜこの様な動作をするのか、わかりません。 ご教授頂けると幸いです。よろしくお願いします。
- ベストアンサー
- 電気設計
- パワーMOSFETドライブ回路について
今回パワーMOSFETのゲート抵抗値とドライブ回路の違いによる スイッチング特性を調べる実験を行いました。 ドライブ回路としては ・ゲート抵抗のみのドライブ回路 ・ゲート抵抗と並列に0.05uCのコンデンサ（スピードアップコンデンサ）を加えたドライブ回路 ・PNPトランジスタによるドライブ回路 の３種類の回路で実験しました。 ┌―┐ D ｜ ┌―RG1―RG2――G RL ｜ ｜ ｜ ｜ S ｜ ○ ｜ E ｜ ｜ ｜ ｜ └B R ｜ ＝ ｜ C ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ▽ ▽ ▽ ▽ ▽ ○：方形波発信器,0～10V,100kHz ＝：直流安定化電源,25V パワーMOSFET：IRF350 PNPトランジスタ：2SA1225 見づらいですが、トランジスタを用いたドライブ回路の設計図を書いてみました。 この回路で RG1:10Ω,22Ω,43Ω RG2:3.4Ω,10Ω,22Ω と変化させました。 この時の結果が、 左より、ターンオン遅延時間（入力波形の90％～パワーMOSの10％の間）、ターンオン遅延時間（入力波形の10％～パワーMOSFETの90％の間）、立ち上がり時間（パワーMOSFETの10％～90％）、立下り時間（パワーMOSFETの90％～10％）とします。 RG1=10,RG2=3.4 64ns|114ns|44ns|44ns RG1=22,RG2=10 60ns|90ns|58ns|26ns RG1=43,RG2=22 76ns|104ns|64ns|40ns となりました。 ここで、ターンオン遅延時間と立ち上がり時間についてはゲート抵抗が高くなるにつれて遅くなったのはわかるのですが RG1=10,RG2=3.4のときのターンオフ遅延時間と立下り時間がゲート抵抗が低いにも関わらず一番遅い結果となりました。 他のドライブ回路ではゲート抵抗が小さい方がスイッチング速度が速くなるという予定通りの結果になったのですが、この時だけは違いました。 なかなか調べても理由がわからなかった為質問させていただく事にしました。 ご回答どうぞよろしくお願いします。
- ベストアンサー
- 物理学
- CR回路立ち上がり時間
CR積分回路にパルス波形を入力し出力応答をオシロスコープで観測した時、波形よりCR回路の立ち上がり時間を求めるとその立ち上がり時間にオシロスコープの立ち上がり時間が含まれるのはわかるのですが、CR微分回路にパルス波形を入力した場合、出力波形より求まるCR回路の立ち上がり時間にはオシロスコープの立ち上がり時間は含まれるのでしょうか？
- 締切済み
- 測定・分析
- トランジスタ回路(増幅回路）について
回路設計初心者です。 LT spiceをインストールして、添付回路図を作成しました。 回路の目的は、入力したパルス波形の電圧、電流増幅です。 【かかえている問題】 出力波形（電圧、電流）が入力信号Off時に0V,0Aとならず、逆方向に電圧がかかり、 電流も逆方向に流れてしまっています。 【推定原因と推定対策】 参考書などを調べると、ベースにたまった電荷が影響しており、コンデンサなどを入れて たまった電荷をひっこぬく必要がありそうだというところまでの理解です。 【ご教示いただきたい内容】 上記問題の対策内容についてご教示いただけると助かります。
- ベストアンサー
- 電気・電子工学
- トランジスタ回路について
トランジスタ回路について質問です！ 画像のトランジスタ回路の (1)ベース接地電流増幅率αはいくらか？ (2)電圧利得Av=V1/V2はいくらか？ をお教えください。 条件は RL=6.3kΩ rb=400Ω re=25Ω rc=∞Ω インピーダンスZ1=V1/i1=45Ω と、なっています！ 画像が見辛いかもしれませんがよろしくお願いします。
- 締切済み
- 電気・電子工学
- MOSFETをトランジスタに置き換えたら・・・・
添付画像にあります2つの回路見ていただけますか。 下の回路中のIRFI510GがFETになります。この回路図中の入力と出力点それぞれのにおける電圧波形を測定すると両者はほぼ重なってきれいな正弦波を描きました。 しかし上の回路のようにIRFI510Gの部分がトランジスタである2N930に置き換わると、同じ入力と出力点それぞれにおける電圧波形を測定すると、出力波形の方だけ正弦波の頭がカットされたような形を描いたのです。 なぜFETを使用すると頭のカットが起こらないのでしょうか（トランジスタでは発生してしまう理由はきちんと理解しています。）いろいろと本を探して読みましたが、これに関する記述が見つけられずモヤモヤしているので質問させていただきました。
- ベストアンサー
- 科学
- 回路設計 トランジスタ2SC1815
使用トランジスタ：2SC1815 トランジスタの接地方式：エミッタ接地 増幅率Av：30 dB 以上 Rs、r bb', c ob, h FE：2SC1815の仕様に従う 信号源の内部抵抗Rs=75Ω k(=Re/Rc):0.1 パラメータ： 電圧利得: 30dB 低域遮断周波数: 200Hz 電源電圧: 6 負荷抵抗: 1.8 kΩ 最大対称振幅: 4Vp-p R1、R2、RC、RE、Cc1、Cc2、CEの設計値はどうなりますか。教えていただきたいです。
- 締切済み
- 電気・電子工学
- パルス波形の回路設計について
こんばんは。 こちらで時々お世話になっている者です。 回路図は読めるのが、設計は一度もしたことがないという前提でお聞き下さい。 一定周期のパルス波形(矩形波)を出す回路を設計したいのですが、 まずは何から学べばよいでしょうか？ 具体的にはL→5V,4msのH→616msのL→5V,4msのH→616msのL→・・・繰り返し (立ち上がりは0～1s程度の適当な時間)という波形です。 今、頭で思い浮かぶのは5V電源を使用して水晶とフリップフロップ何個かをつなぐというイメージしかありません。 ソフトは使わずにできる限りハードのみで設計する方向で実現したいと思っています。 なるべく初歩的なことからご教示頂けると幸いです。
- ベストアンサー
- 物理学
お礼
細かなアドバイスありがとうございました!! 実際に回路を組んでみたところ、Q2のICには4.5mA程の電流を流さなければ、立ち上がり時間が500ns程度になりませんでした。おそらく計算で参考にしたデータシートのfT-Ic特性の条件はVcc=10Vで、今回のVcc=5Vとは特性が少し違うのだと勝手に考えております。 また、RL1とRL2の抵抗の値を変えてみましたら、立上りと立下りの閾値に違いが表れ、おもしろかったです。 (1)式の計算の仕方がわかりませんでしたが（私が未熟ゆえに）、大変参考になるアドバイスありがとうございました!!