クロック同期回路でフィルタ回路が構成できない理由

質問

表記の件、クロック同期回路だとフィルタ回路が構成出来ないと聞いたのですが、今ひとつ理由が分かりません。どなたか初心者でも分かるように教えて頂けませんか？

回答No.2

LCR707

さんざん考えたのですが、やはり良く分かりません。同期式順序制御回路において、動作の一部にＣＲ遅延回路を組み込む話かとも思ったのですが、なんだか違う気がします。
　質問の文章をそのまま解釈すると、「今、目の前にデジタル用ゲートアレイがある。このＩＣに異なる回路パターンを入力してやれば、さまざまな動作を行わせることができる。しかしパターンをどのように工夫しても、アナログフィルタ回路にすることはできない。なぜか」という質問のように思えます。（本当かな～～？）
　一応上記の回答を書けば、「デジタルＩＣは、入力端子に加えられた電圧を、１か０のデジタル信号としてしか認識しないため」というようなものになります。

　結局良く分からないので、これで切り上げます。もし新たに補足で説明されて私に理解できれば、回答したいと思います。

回答No.1

LCR707

こんにちわ。興味深い単語の並んだご質問ですが、あいにく内容が理解できません。
　クロックとフィルタで連想するのは、クロック周波数によってパラメータを可変できるスイッチドキャパシタフィルタですが、これは「構成できる」のだから違うでしょうね。
　クロックに同期してＡＤ変換し、デジタル演算でフィルタ処理、というのも「できる」のだから違うようだし。
　クロック同期式制御回路の入力信号に、ＣＲフィルタを入れてノイズを取る話でしょうか？。
　ということで、質問の背景などについて、もう少し説明して頂けませんか。

補足

質問内容が抽象的表現だったことと連絡が遅くなり申し訳ありませんでした。
　ＡＳＩＣでクロック同期回路として動作をさせるアナログフィルタ（ＣＲフィルタ等）回路が構成出来ない理由を質問するつもりでした。