• 締切済み

非同期クリア付DFFで同期クリア回路の作成

非同期クリア機能を持つDFFを使って、 同期クリアDFFの機能を持つ回路を組みたいです。 ”論理演算IC”と”非同期クリア機能しかないDFF”のICを使って、 実現可能なのでしょうか? ある時間の長い信号に対し、 クロック1周期だけONする波形を得るのが目的です。 以上、アドバイス頂けませんでしょうか?

みんなの回答

  • mink6137
  • ベストアンサー率23% (595/2498)
回答No.2

>ある時間の長い信号に対し、クロック1周期だけONする波形を得るのが目的です。 質問者さまのやりたい事を推定して一案を示します。 ■DFFを2個使います。非同期クリア機能は使いません。 ・長い信号を1段目DFFの[D入力]に繋ぐ。 ・1段目DFFの[Q出力]を2段目DFFの[D入力]に繋ぐ。 ・クロックは1段目、2段目の両方に繋ぐ。 ・1段目の[Q出力]と2段目の[Qバー出力]を2入力NANDに繋いで、1周期分の反転出力を得る。  非反転が必要なら、インバーターで反転させるかANDゲートを使う。 これでいかがですか?

hide0911
質問者

お礼

mink6137様 回答ありがとうございます。 教えて頂いた内容で実現できそうです。 分かり難い説明をくみ取って頂きありがとうございます。 ありがとうございました。

noname#203464
noname#203464
回答No.1

>”論理演算IC”と”非同期クリア機能しかないDFF”のICを使って、 >実現可能なのでしょうか? 可能ですよ。 >ある時間の長い信号に対し、 >クロック1周期だけONする波形を得るのが目的です。 何言ってるのかよくわかりません。何が長いのでしょうか。 更に、質問の前後は全くの別件です。 課題内容によっては関連するかもですが、それが示されてないのでとりあえず無視します。 >以上、アドバイス頂けませんでしょうか? あれ?この質問文だと先に回答した「可能ですよ。」だけですな。 知りたいことがあるならちゃんと伝わるように表現、明記するように 努力しましょうね。今のままだとダメダメです。

hide0911
質問者

お礼

unagi-pie2様 回答ありがとうございます。 質問が分かりづらくすいませんでした。 今後、分かり易く説明できるように努力したいと思います。

関連するQ&A

  • ディジタル式クロック同期回路におけるフィルタ回路のデジタル化

    クロック同期しているON/OFF(1or0)信号のフィルタ回路として、前記ON/OFF信号をCRフィルタ回路で入力信号をなまらせ、その後段にヒステリシスコンパレータで再びON/OFF信号として取り出す方法により、クロック同期しているON/OFF信号の波形整形が出来ますが、上記フィルタ回路をディジタル化したいのですが、参考になるURLや本または、回答で説明可能な方、よろしくお願い致します。

  • 同期回路と非同期回路の境界線は?

    同期回路と非同期回路の境界はどこまででしょうか? 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね? カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが? また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばOKなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。

  • 74HC160を使用した同期式回路でのストップウォッチの作成

    現在会社での研修で、デジタルICの回路にてストップウォッチを製作しているんですが、いまいちデジタル回路がわからず苦闘しています。 質問なんですが、74hc160のICを使って、カウンタ部分を同期式の回路で製作せよ。という課題で、同期式にするにはクロック部分と'P'、'T'の端子の関係に着目すればできると先輩にアドバイスされ、いろいろと勉強したんですがわかりません。 なるだけわかりやすく教えていただければ幸いです。 ちなみに僕自身の知識レベルとして、非同期式、同期式の違い、基本的な論理式がわかる程度です。よろしくお願いします

  • 論理回路について分からないことがあります。

    論理回路について分からないことがあります。 NOR演算だけの組み合わせでAND演算を実現させるとき、論理式はどのようになるのでしょうか? よろしくお願いします。

  • 同期カウンタの論理回路について

    D-FFを用いた同期カウンタの論理回路の設計についてなのですが http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap5/index.htmlの3.1のような問題を解いています。 そしてここに書かれているのと同じようにD0,D1,D2,D4までは求められたのですが、回路図を描く時にこのホームページの回路図ではDFF0では 入力のDに出力からとったQをnotゲートでわざわざノットQにしていますが、DFF0の回路自体にQの下にノットQを書いておき、そこから直接Dに入れるというのではだめなのでしょうか? 他の順序回路ではノットQを普通に書いていたはずなのですが、同期カウンタではノットQを出力として使っているものがなかったので疑問になりました。 宜しくお願いいたします。

  • 論理回路で・・・

    論理回路でストップボタンを押して数クロックたってから止まるような回路を実現したいのですがご教授おねがいします!!

  • 回路について教えてください!!

    PWM発振回路について積分回路での三角波形が乱れてしまいます。直す方法がわかりません。 現在、タイマIC(NE555)とオペアンプ(LMC662)を用いてPWM発振回路の作成をしています。 タイマICでデューティ比0.5のクロック波形(5V, 6.8kHz)を作り、積分回路を通して三角波形を出力します。その時、積分回路において可変抵抗を操作することで基準電圧をGNDに近づけようとすると三角波形が非常に乱れ、周波数・位相が全く違うものになってしまいます。乱れた波形をどうにか安定したものにしたいです。 解決策を考えたのですがわかりません。どなたか教えてください。

  • 9進カウンタ作製

    IC7492(12進非同期カウンタ)を1つ IC7400(4回路2入力NANDゲート)を2つ使い9進カウンタ(クリア信号によってリセットされる)を作りたいのですがどうすればいいのでしょうか? 入力はクロック信号CK、クリア信号C 出力は4bitで純2進数にする必要はないです。 よろしくお願いします

  • なみ型波形の発振回路

    こんばんわです。 クリスマスの電飾に使う回路を組んでいますが、ちょっと壁に当たってしまっているので質問させていただきます。よろしくお願いします。 NANDゲート2個とC、Rでクロックを発振しました。この状態で、矩形波の出力を確認しました。 しかし、「じわー、じわー」とLEDが光るものを目的としています。クロック出力を、ダイオードを通してTRのベースに入力する際、そのベースにコンデンサを入れると、遅延効果があり、じわーが実現します。 しかしそれは、クロックがLになるときであり、Hになるときは、一瞬で立ち上がってしまいます。 つまり、希望するなみ型波形の、後半の半分だけが実現しており、LからHに立ち上がるときのなめらかな波形はなく、矩形のままです。 なみ型波形の発振を実現するには、矩形波を加工するのは無理なんでしょうか。ロジック回路的思考しか持たない私は、こういったアナログ波の発振方法は見当もつきません。 どこかこういった回路を紹介しているサイト等、なにかヒントをいただければうれしいです。 よろしくお願いします。

  • 論理回路 回路の解析

    図1 に示す論理回路図が与えられている。入力はなく、出力はZ であり、クロック信号CLK に 同期して動作する順序回路である。状態は(Q2,Q1,Q0)の組で表すものとし、Q2,Q1,Q0 の入力をそれ ぞれD2,D1,D0 とする。以下の問いに答えなさい。初期状態は(Q2,Q1,Q0)=(001)から開始する。 この問題がわかりません 解答よろしくお願いいたします。