同期カウンタの論理回路について

質問

Ｄ－ＦＦを用いた同期カウンタの論理回路の設計についてなのですが
http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap5/index.htmlの３．１のような問題を解いています。
そしてここに書かれているのと同じようにD0,D1,D2,D4までは求められたのですが、回路図を描く時にこのホームページの回路図ではDFF0では
入力のＤに出力からとったＱをnotゲートでわざわざノットＱにしていますが、ＤＦＦ０の回路自体にＱの下にノットＱを書いておき、そこから直接Ｄに入れるというのではだめなのでしょうか？
他の順序回路ではノットＱを普通に書いていたはずなのですが、同期カウンタではノットＱを出力として使っているものがなかったので疑問になりました。
宜しくお願いいたします。

回答No.1

info22 · ベストアンサー

＞ＤＦＦ０の回路自体にＱの下にノットＱを書いておき、
＞そこから直接Ｄに入れるというのではだめなのでしょうか？
直接Ｄに入れて問題ありません。

参考）市販のD-FFが4回路以上入った74シリーズ（C-MOS互換IC含む）（74173,74174,74175とそれらの互換IC）には
Qバー端子が付いていないため、実際に同期型カウンターを組むことを前提に、Qバーを使った回路が参考書等に無いのだと思われます。

2個D-FFが入ったIC（7474またはその互換IC）を2個使っても良ければ、Qバー端子がありますので質問の意図のような回路を組んでも問題ありません。

参考URL：

http://sakemutou.hp.infoseek.co.jp/parts/design/logic-74.html

お礼

なるほど！！ほとんどのホームページにＱバーが書いていないのはそういう意味があったのですね・・・回路はあまり詳しくないので大変参考になりました！ご解答、ありがとうございました。