cmosLSI おける C の作成

質問

サブミクロンルール（１ミクロンから０．３ミクロン）のＣＭＯＳ　ＬＳＩの中にＣを作りこみたいのですが

（１）どの範囲の容量ならば安定して作れるでしょうか？
最大でどれくらい作れますか？
最小でどれくらい作れますか？
精度は確保できますか？
値は安定していますか？

（２）１００ｐＦ、２００ｐＦ、４００ｐＦは安定して作れますか？

（３）浮遊容量の弊害を受けない容量はいくら以上ですか？

何か分かれば一部だけでも教えてください
よろしくお願いします

回答No.1

FerstDR · ベストアンサー

CMOSプロセスで数fF/um^2くらいの容量密度のキャパシタは作れるようです。
数百pFレベルであれば，1mm□以下の面積で形成可能と思います。

容量の精度そのものは，加工精度と膜厚の制御性で決まると思います。支配的なのは膜厚の制御性でしょうか。そうであれば，成膜手法に依存すると思います。％オーダー以下と思います。

寄生容量，温度，電圧依存性は電極材料になにを使うか（ＭＩＳかＭＩＭか）で大きく変わりそうです。

お礼

ＣによってＡＤ変換器を作る場合にＣの精度そのものよりも
２つのＣを形成したときその比が問題になります
１００ｐＦ程度のＣを隣り合わせに２つ作った場合その比は１パーセントにすることは容易なのでしょうか？
１００ｐＦを作って１パーセント以下（９９～１０１）の精度にすることは難しいとしても比（Ｃ２／Ｃ１）の精度を１パーセントにすることは形成過程が同一ですのでたやすいのではないかと思います（０．１パーセントも容易ではないかと思われるのですが）
それとＬＳＩ内部の浮遊容量の干渉はどの程度のものなのでしょう

よろしくお願いします

回答No.2

FerstDR

（１）同一チップ内の近接した位置にキャパシタを形成し，（２）そのキャパシタがプレナー型構造をもつのなら，２つのキャパシタの容量差はかなり少なくなると思われます。通常のCMOSプロセスでなら，成膜する容量膜の膜厚，手法にも依存するでしょうが，1%は余裕でクリアできるのでは？

「浮遊容量の干渉」というのは，よく分からないです。プレナー型であれば，対基板容量が支配的かと思われます。その場合，キャパシタの構造でだいぶ変わる気がします。RF-CMOSで使われるMIMキャパシタでは，寄生容量はキャパシタ容量の数％以下が目標値となっているようですが。。。 すみません，詳しくわからないです。

お礼

１００ｐＦ～と言いましたが
１ｐＦ～の間違いでした
どう考えても面積を取りすぎるのでおかしいと思っていましたがやっぱりそうでした
どうも失礼しました