- 締切済み
NMOSとPMOS
gandhi-の回答
- gandhi-
- ベストアンサー率73% (22/30)
あまり完全な記憶ではないのですが・・・参考になればと思い私の理解する範囲を述べます。 重要なのはホールと電子の移動度の違いです。 ホールの移動度が電子の移動度よりも小さいため、同じだけの 電流駆動能力を持つトランジスタを作るには、PMOSの方がゲート幅が 必要になります。このため、PMOSの方が面積が必要になる、と記憶してます。 （最近までしっかりした記憶のはずだったのですが、気付くと抜けかけてます・・・残念です。） さて、なぜ同じだけの電流駆動能力が必要になるかというと、CMOS回路を設計するときに重要だからです。 NとPトランジスタのドレイン電流駆動能力が同程度でなければ、 閾値が電源電圧とGNDの中間から外れるためです。 詳しい方、間違いがあれば訂正お願いします。
関連するQ&A
- ディジタル情報回路のMOSについて
「nMOSトランジスタとpMOSトランジスタのオン抵抗比較:どうして差が生じる？ NANDどNORのどちらが高速？」 という課題を出されて手元のテキストやノートでは答えられずにいます。 手元のテキストには、オン抵抗はnMOS,pMOSの面積で決まるといったことが書かれていますが、pMOSとnMOSを比較した書き方はされていません。 また、NANDとNORの速度については、入力信号の違いでの出力インピーダンスの違いを緩和するバッファ回路挿入による遅延は書かれていましたが、 こちらも「どちらが」というような比較はされていません。 詳しい方おられましたら指南をお願いしますm(_ _)m
- ベストアンサー
- 物理学
- CMOSのNOT回路
CMOSのNOT回路の動作がどうしても納得いきません。 ゲートが１(5Vなど)になるとゲートにホールが集まり、nMOSのゲートと接合されているn層?の電子がホールに引き寄せられて、電子がゲート付近に集まり、ソースからドレインに電子が流れることができるため、nMOSが動作し、結果としてOUTPUTが０になるということは理解できるのですが、ゲートが０になるとなぜpMOSが動作するのでしょうか？ ０というのは別にゲートに電子が集まっているわけではないと思うのですが.. ゲートが-1(-5V)でpMOSが動作するなら納得するのですが。 私がよく理解しておらず、上記の文に間違いがあるかもしれませんが、ともかく教えて下さい。
- 締切済み
- 物理学
- CMOSの特性について
CMOSのVin-Vout特性を測りたいと思い、似たような特性を持つNMOS、PMOS素子のId-Vd特性を計測しました。 2つのグラフを重ねれば分かるということを聞いたのでPMOS特性のIdを絶対値にし、Vdを+３Vにし、2つのグラフを重ねるようにしましました。 その後はどうしたらいいのか分からず、ロードラインを引く要領で線を引き、その交点をマークしました。形的にはVin-Voutっぽくなっているのですが、この方法であっているのでしょうか？ 参考のグラフを下記にUPしていますので、もし間違ってましたらご指摘＆正しい方法を教えていただければと思います。 http://f18.aaa.livedoor.jp/~chiu/img/maki565.jpg
- ベストアンサー
- 物理学
- LTspiceでの任意MOSモデル
LTspiceを使って簡単な回路のSimをしたいと考えています。 NMOSおよびPMOSのSpiceモデルとしてTSMC0.35umのライブラリを、 ftp://ftp.mosis.com/pub/mosis/vendors/tsmc-035/t16t_mm_epi-params.txt 読み込ませようと、standard.mosにコピペしLevelを49から8に書き換えました。 Sim自体は問題なく終了したので、あえてVth0を2.5Vなどと異様な値に書き換え、 保存し、再度Simを実行しました。 ところが結果は何も変わりません。つまりこのModelを読み込まれていないんだと判断しています。そこで質問は二つです。 1. nmos4やpmos4はDefaultではどのSpiceパラメータを読んでいるのでしょうか？ 2. nmos4やpmos4のSpiceパラメータとして任意の(例えばBsim3v3)値を与えたい場合、 具体的にどうすればよかったのでしょうか。 どうぞよろしくお願いいたします。 長文失礼しました。
- ベストアンサー
- 物理学
- 遅延回路 教えて
pmosを1個nmosを2個、not回路IC、コンデンサＣを1個を用いて NORからの入力によって、遅延される回路の構成を教えてください。 一度作れたのですけどわからなくなってしまって...よろしくお願いします。
- 締切済み
- その他（学問・教育）
- CMOS回路について
CMOSトランジスタ回路についての質問なのですが、 いつもNMOSがプルダウン側、PMOSがプルアップ側にきているのはなぜでしょうか？ 別に逆にしたって論理回路は構成できると思うのですが。 どなたかご教授願います。
- 締切済み
- 科学
- FETのレイルツーレイル出力オペアンプの出力段について
ＦＥＴでレイルツーレイル出力のオペアンプを組みたいのですが、 単純なカレントミラー負荷の差動アンプのあとに、レイルツーレイル出力用の出力段を作ろうと思います。 出力段として、 ・普通のＣＭＯＳインバータ（上側がＰＭＯＳ，下側がＮＭＯＳ）の構成 ・バイポーラの回路でよく見るプッシュプル回路のような、上側にＮＭＯＳ，下側にＰＭＯＳという構成 の２つを考えたのですが、どちらがいいのでしょうか。この２つの違いとか得失とかがあったら教えていただけませんか。 （インバータにすると出力が反転してしまいますが、差動アンプにつなぐ線を逆側にしとけば問題ないですよね。） 高いゲインと、ある程度低い出力インピーダンスがとれれば、入出力特性が多少歪んでいてもかまわないのですが。
- 締切済み
- 物理学
- FETについて
FETについて 1.5Vの電池2つを使用して現在+5Vで動作しているものをON-OFFさせようと思います。 NMOSを使って+3Vと+5VとレベルシフトしPMOSを使い電源を供給します。 この場合+5VからRDS(ON抵抗）に流す電流分の電圧降下が発生しますか？ 発生する場合5Vを降下させることなくスイッチさせることはできるのでしょうか？ Relayを使えばいいのですが・・・。
- ベストアンサー
- その他([技術者向] コンピューター)
- CMOSインバータの構造について
CMOSインバータの回路図は電源、ｐMOS、ｎMOSで構成されていますが、CMOSインバータの断面図を見た時、両脇にあるn+,p+の部分があります。この部分は回路図上には載っていないのですが、この部分が何のためにあるのかがわかりません。ぜひ、お力を貸していただけないでしょうか。
- ベストアンサー
- 電気・電子工学