FETのレイルツーレイル出力オペアンプの出力段について

質問

ＦＥＴでレイルツーレイル出力のオペアンプを組みたいのですが、
単純なカレントミラー負荷の差動アンプのあとに、レイルツーレイル出力用の出力段を作ろうと思います。
出力段として、
・普通のＣＭＯＳインバータ（上側がＰＭＯＳ，下側がＮＭＯＳ）の構成
・バイポーラの回路でよく見るプッシュプル回路のような、上側にＮＭＯＳ，下側にＰＭＯＳという構成
の２つを考えたのですが、どちらがいいのでしょうか。この２つの違いとか得失とかがあったら教えていただけませんか。
（インバータにすると出力が反転してしまいますが、差動アンプにつなぐ線を逆側にしとけば問題ないですよね。）

高いゲインと、ある程度低い出力インピーダンスがとれれば、入出力特性が多少歪んでいてもかまわないのですが。

回答No.1

tadys

＞ＦＥＴでレイルツーレイル出力のオペアンプを組みたいのですが、
目的は何なのでしょう？
単に好奇心を満足させる以外のメリットはありません。

オペアンプのどの部分をEFTにしたいのでしょうか？
FETはデプレッション型ですかエンハンスメント型ですか？
オペアンプの等価回路を真似してディスクリート部品で
回路を組んでも上手くいきません。（特にCMOSのオペアンプでは）

実際の回路で使用する予定ならば止めたほうが賢明です。
そうでないならばシミュレータで動作を確認するのがいいです。
無料で使用できるものもあります。

参考URL：

http://atmori.hp.infoseek.co.jp/cmaker/index.htm