締切済み トランジスタの２入力ＡＮＤゲートの回路図 2009/04/20 20:29 トランジスタ（ＮＰＮ、ｎＭＯＳ）と、CMOSトランジスタの２入力ＡＮＤゲートの回路図を示していただけませんか？ できれば動作説明もお願いします。 よろしくおねがいします。 みんなの回答 （2） 専門家の回答 みんなの回答 Tacosan ベストアンサー率23% (3656/15482) 2009/04/21 10:45 回答No.2 回路図なら 7400 シリーズとか 4000 シリーズとかのデータシートを見ればいいのでは? 参考URL： http://www.cqpub.co.jp/hanbai/books/44/44651.htm 通報する ありがとう 0 広告を見て他の回答を表示する（1） mist_to ベストアンサー率0% (0/2) 2009/04/21 00:12 回答No.1 めっちゃ宿題でありえそうだな… 電子回路の教科書かなんかに書いてあると思うぞ 一応持ってるから説明できるが、非常に面倒くさい 一応NANDとNORが載ってるから、ここを参照されたし [電気電子]⇒[電子デバイス－半導体技術－コース]⇒[デジタル回路の原理] 参考URL： http://weblearningplaza.jst.go.jp/ 質問者 補足 2009/04/21 10:20 参考ＵＲＬを見てもよく分からないので、解答をもらえないでしょうか？ 通報する ありがとう 0 カテゴリ 学問・教育自然科学科学 関連するQ&A CMOSトランジスタの入力許容範囲について教えてください。 CMOSトランジスタの入力許容範囲について教えてください。 CMOSアナログ回路入門という本のP198にある説明で 差動入力回路の入力範囲について説明した文ですが、私自身の考えと 違うと思うので投稿させてもらいました。 図(b)のnチャンネルMOSの下側の入力許容範囲は納得できますが、 上側のVtp-Vtn+Δov3のVDD側からの範囲が疑問があります。 まずVDDからM1の入力ゲートまでの部分は M3トランジスタのVtp+Δov3の分を引く 理由は今回ドレインがM3のゲートとつながっており、ドレイン電位はM3のゲート電位と同電位 になり本来ドレインーソース電圧Δovでよかったのに、そのせいでVtp+Δovとなったからとかんがえております。 そうするとそこからnmosのM1のΔov1を引けば下側のVt+Δov1＋Δov5の入力電位と 等しくなるので 図bの上側の正しい許容範囲はVtp+Δov3-Δov1だとおもいます。 すいません。長々と説明が続いてしまいまして、 なぜ図bの計算式になるのかが知りたいのです。 どなたか詳しくおしえてくださらないでしょうか?よろしくお願いします。 トランジスタの出力をロジック回路へ入力したい みなさまこんばんわです。よろしくお願い申し上げます。 さて、現在私は、VDD＝+5VのCMOSロジック回路を設計しています。 で、その論理の条件の入力として、別の回路からの出力を利用したいのです。GNDが共通なので、そのまま入力できそうなのですが、その出力はH＝+3V、L＝0Vなんです。 入力先は4001UBですが、まあスレッショルド電圧的に、+3VもあればHだと認識してくれたんですけど、ちょっと気持ち悪いので（閾値付近で発振したら大変なことになるし、これ以上ICを追加できないので、シュミットトリガ付きのゲートも使えない）、トランジスタによるスイッチングでレベルを合わせようと思ったのです。で、考えたのが、添付画像の図1です。 ゲートが余ってないので、インバーターも追加できないため、正負が逆転してもらったら困るんです。本来は、エミッタを接地し、コレクタ→VDD間にRを入れるんですけど、それだと、Rがプルアップ抵抗になり、正負逆転してしまうので、これを避けた結果です。 ところが、これだと、出力は、Hレベルでも1.8Vくらいしかなく、NOR入力は、Hと判断してくれません。 そこで考えたのが図2。PNPを使ってみましたが、やはりこれも、正論理にするためにイレギュラーな感じになってます。これもHレベルの電圧は、2.8Vくらいしかなく、じゃあそのまま入力しろよ！ってな感じになってしまいました。。。 ゲートが余ってないので負論理にできない、ICを追加する基板スペースがない、Inputに並列にもう１個トランジスタを追加してLEDをドライブする必要がある、Inputの+3Vはあまり電流を流せないなどの条件があり、このようになってますが、どうも納得がいきません。。。原理的には、図1だと、ベースに電圧がかかると、コレクタからエミッタに電流が流れるので、スイッチングとしてNPNを使う場合、VDDとエミッタの間に抵抗値はなくなってVDDと同じ値になるはずとか思ってたんですけど。。。。 同じ回路で、フォトカプラを使う場面も出てきます。ここも全く同じ正論理の動作を求められるので、ここで解決をしておきたいんです。何とかシュミットトリガなしのゲートに安定してHレベルを入力できるくらいにまでレベルをVDDに合わせたいんです。 どうすればいいでしょうか。ご教授いただければ幸いです。よろしくお願い申し上げます。 2入力CMOS NAND回路について 現在、半導体の回路を学んでいるものです。 CMOSの2入力NAND回路についてわからないことがあるので教えて下さい。 2つのNMOSの共通のノード(電源・出力ではないノード)の電位はどのように決まるのでしょうか？ 例えば、2入力ともHレベルの場合はLレベルが出力されますが、その際の NMOSの共通のノードの電位は0になると思っているのですが、逆に、2入力が 両方ともLレベルの場合には出力はHになりますが、この時のNMOSの共通の ノードの電位はどうなるのでしょうか？ トランジスタには漏れ電流というものがあると教わったのですが、 その電流の影響等によっても変わってくるものなのでしょうか？ 基本的なことかもしれませんが、教えていただけたら非常にありがたいです。 日本史の転換点？：赤穂浪士、池田屋事件、禁門の変に見る武士の忠義と正義 OKWAVE コラム CMOS XOR回路の実現 pMOS nMOSを組み合わせたCMOSゲートで XOR回路を作成するという課題でつまづいています。 AND,OR,NOTゲート等を組み合わせるのではなく、 単一のCMOSゲートとして構成するというものです。 NANDゲート,NORゲートの組み方などは各所で紹介されているのですが、 XORゲートの組み方がわかりません。 ご教授お願いします。 トランジスタゲート端子の未接続に関して http://blogs.yahoo.co.jp/clubman501/63383556.html このページに載っているBOSS OD-3 というエフェクターの回路図についてですが、 入力(IN)側から2つ目のトランジスタと出力(OUT)側から2つ目のトランジスタのゲート端子が未接続になっています。 これで音信号が通れるのでしょうか？ CMOSのNOT回路 CMOSのNOT回路の動作がどうしても納得いきません。 ゲートが１(5Vなど)になるとゲートにホールが集まり、nMOSのゲートと接合されているn層?の電子がホールに引き寄せられて、電子がゲート付近に集まり、ソースからドレインに電子が流れることができるため、nMOSが動作し、結果としてOUTPUTが０になるということは理解できるのですが、ゲートが０になるとなぜpMOSが動作するのでしょうか？ ０というのは別にゲートに電子が集まっているわけではないと思うのですが.. ゲートが-1(-5V)でpMOSが動作するなら納得するのですが。 私がよく理解しておらず、上記の文に間違いがあるかもしれませんが、ともかく教えて下さい。 ＮＡＮＤ回路だけで作ったディジタル回路の各ゲートの役割 ＮＡＮＤ回路だけを組み合わせて、ＮＯＴ回路、ＡＮＤ回路、ＯＲ回路、ＥＸＯＲ回路を作るという実験をして、真理値は正しい値が取れたのですが、そのＮＡＮＤ回路でつくったＡＮＤ回路とＯＲ回路とＥＸＯＲ回路で出力した各ゲートの役割がよくわかりません。 各ゲートの真理値を載せておきます。 ＡＮＤ回路 入力 出力 Ａ Ｂ ゲート ０ ０ １ ０ １ １ １ ０ ０ １ １ ０ ＯＲ回路 入力 出力 Ａ Ｂ ゲート１ ゲート２ ０ ０ １ １ ０ １ １ ０ １ ０ ０ １ １ １ ０ ０ ＥＸＯＲ回路 入力 出力 Ａ Ｂ ゲート１ ゲート２ ゲート３ ゲート４ ０ ０ １ １ １ １ ０ １ １ ０ ０ １ １ ０ ０ １ １ ０ １ １ ０ ０ １ １ 自分なりに考えてみたところ、ゲート１と入力ＡとはＮＯＴの関係になっていることに気付きした。 それと、ゲート２と入力Ｂにも同じことが言えると思います。 あとはよくわかりません。どなたかご教授ください。 それともう１つ質問があります。 マルチプレクサ回路とデマルチプレクサ回路も同じようにＮＡＮＤ回路で作ったのですが、今度は各ゲートの値がわかりません。マルチプレクサの方は４つゲートがあり、デマルチプレクサの方は５つのゲートがあります。番号は左から１、２、３……と続いています。 分かりにくいかと思いますが、マルチプレクサの回路を書くと、 入力Ａ-------(2)-- |-----| |----(4) 入力Ｂ-------(3)-- | | 選択Ｓ---(1)--- 非常に分かりにくい図で申し訳ございません。-と|は離れていますが、繋がっていると思ってください。ですが、一番左の上下の【 | 】は、Ｂとは繋がっていません。 このように、少し分からなくて困ってますのでどなたかよろしくお願いいたします。 トランジスタのプッシュプル回路について トランジスタのプッシュプル回路について質問があります。 プッシュプルのトランジスタ１石あたりのコレクタ損失は最大出力電力の1/5になると本で読みましたがなぜ1/5になるんでしょうか？？詳しく教えていただけると助かります。負荷抵抗は８Ωです。 あと、非常に分かりにくくて申し訳ないんですけど、プッシュプルのバイアス回路をNPNトランジスタで組んだ３石のプッシュプルの場合バイアス回路をバイパスしてコンデンサを図のように入れると参考書には”バイアス回路をバイパスして、トランジスタ１とトランジスタ２のベースから見たインピーダンスを等しくするためのコンデンサーである。これにより歪み率が良くなる。”とあるんですがどういう事か理解できません。専門的な回答でもイメージ的な回答でもいいのでどなたか教えて下さい。 _____________________________________Vcc l ｌ ｌ ｌ ーーーーｌーーーlーーNPN ｌ ｌ l l 300Ω ｌ l l ｌ－－－NPN ＝ l---出力 ｌ l l l 300Ωーー-----l---PNPl l l l トランジスタ（エミッタ共通回路） トランジスタ(npn形）のエミッタ共通回路（直流電源のみ） の増幅原理を簡単に説明しているサイト、 若しくはどなたか教えていただけないでしょうか？ すみませんが、よろしくお願いします。 ＡＮＤ回路を作りたい ある回路を作っていてどうしてもＡＮＤ回路を組む必要が出てきました。 それでネット検索していたら http://www.geocities.jp/hiroyuki0620785/intercomp/logic/basiclogic/logicAND.htm こんな回路図を見つけました。 組み方によってはデジタルＩＣよりも省スペース化も図れそうなので（今回はＡＮＤ回路１個のみ必要なので）トライしてみたいのですが、 ・ここで使用するダイオードの種類は？小信号用ダイオードでもＯＫでしょうか？ ・トランジスタは２ＳＣ１８１５でもＯＫでしょうか？ ・抵抗Ｒの値は何を基準に決定すればよいでしょうか？ 実際に組み込むのはＰＩＣマイコンを制御する回路で、図中の入力、および電源の電圧は4.5V～6Vの予定です。 素人なのでわかりやすく説明いただけると非常にありがたいです。 よろしくお願いします。 CMOS回路について CMOSトランジスタ回路についての質問なのですが、 いつもNMOSがプルダウン側、PMOSがプルアップ側にきているのはなぜでしょうか？ 別に逆にしたって論理回路は構成できると思うのですが。 どなたかご教授願います。 論理回路 ダイオードによるORゲート、ANDゲート、 トランジスタによるNOTゲート、NANDゲートが論理回路として 機能する理由を、ダイオードとトランジスタの特性をふまえて説明お願いします。 SEPP回路でコンプリのトランジスタを使わないと？ シングルエントプッシュプル回路のトランジスタはnpnとpnpをコンプリメンタリで使うのが常識ですが、コンプリメンタリでない組み合せで回路を組むと、どんな不都合が生じるものなのでしょうか？ トランジスタの動作のしくみ 中２で物理の自由研究をしているのですが、2SA1015と言うトランジスタが配線図に出てきました。トランジスタには、PUT型と、NPN型と、PNP型とありますが、それぞれどのように動作するのでしょう。インターネットでも調べてみたのですが、なかなか見つかりません。どなたか教えてください。 トランジスタ増幅回路のカップリングコンデンサ バイポーラトランジスタ1個を使用した増幅回路が、様々な書籍で見られますが、入力側にカップリングコンデンサがある回路図が多々あります。 回路のタイプとして次の条件を前提とします。 ・小信号の電圧増幅で低周波を扱う ・エミッタ接地回路でA級増幅 ・固定バイアス増幅回路 この回路の場合、バイアスをかける準備として、入力側の直流成分をカットするためにカップリングコンデンサを使用すると認識しています。 ですが、回路図を見ると、電解コンデンサ（アルミかタンタルかわかりませんが）が使われていたり、そうでないコンデンサが使われていたりマチマチです。また、電解コンデンサの場合、＋極性はトランジスタ側となってます。 そこで質問です。 １．電解コンデンサとそれ以外のコンデンサとどちらが一般的でしょうか。もしくは、コンデンサの種類の決め方があるのでしょうか。今回の場合は低周波用だと思いますが、それでも幾つかの種類があります。どの様な考え方で選択すればよいのでしょうか。 ２．電解コンデンサの場合、＋極性はトランジスタ側になりますが、 入力信号（mV程度）＜ VBEベース・エミッタ間電圧（0.7V程度） という大小関係からくるものでしょうか。 長い質問になりましたが、よろしくお願いいたします。 トランジスタはnpn型で考えてます。 ２入力ＮＡＮＤゲートのみを用いて３入力ＡＮＤゲートをつくる。 ２入力ＮＡＮＤゲートのみを用いて３入力ＡＮＤゲートをつくる方法を調べているのですがなかなか見つかりません。 知っている方もしくは参考になるＨＰなどありましたら教えてください。 以下の論理回路をANDゲート、ORゲート、NOTゲ 以下の論理回路をANDゲート、ORゲート、NOTゲートを用いて設計せよ。 x0,x1,x2,という参入力よz0,z1,z2という3出力の論理回路で 入力が 0,1,2,3のときは、それより大きい値の出力、 4,5,6,7のときは、それより小さい値の出力する論理順序回路を設計せよ。 という問題です。 問題の意味を自分なりに理解して 入 出 ０ １ １ ２ ２ ３ ３ ４ ４ ３ ５ ４ ６ ５ ７ ６ というふうに「それより大きい」と「それより小さい」をそれぞれ「１大きい」、「１小さい」と定義したのですが、これでいいのでしょうか？ トランジスタを使ったスイッチイング回路について トランジスタのスイッチング回路を用いて、圧電素子によってプレイステーションのコントローラのON、OFFする回路を作っています。 http://www.nahitech.com/nahitafu/mame/mame2/s01.html にある回路図を元にしていて、 ベースに圧電素子、コレクタにコントローラの＋側、エミッタにGND側と圧電素子のもう片方を接続して、圧電素子に振動を与えるとスイッチが動作しましたが、感度が若干鈍いので、試しにコレクタとベース間に抵抗をはさんでみたところ感度がだいぶ良くなりました。 しかし、このようなスイッチング回路はインターネットや書籍などでも見かけなかったので、使っても大丈夫なのか気になっています。 この回路図でコレクタ－ベース間に抵抗を入れて動作させた時の、問題点等を教えてください。 トランジスタはNPN型(2sc1815)で、コントローラの＋、GNDの電圧、電流も約4V、0.2mV程度です。 また、各抵抗値の計算としてコレクタ－ベース間は R1=Vcc(電源)-Vbe(約0.6V)/I(電流) ベース－エミッタ間は R2=Vbe/I と考えたのですがこれでいいのでしょうか？ 電気・電子回路は初心者であまり詳しいことはわかりませんが、よろしくお願いします。 トランジスタの入出力の位相について トランジスタを使った位相分割方式のＳＥＰＰ回路についての説明を、書籍で見かけました。 そこで、この回路は、トランジスタのコレクタとエミッタが逆位相であることを利用していると解説していました。これは何故なのでしょうか？ ちなみに、トランジスタは、２つともＮＰＮ形でエミッタ接地でした。 バイポーラトランジスタに関する質問 バイポーラトランジスタにはnpnとpnpがあるわけですが、 手元にある集積回路の本には pnpトランジスタは回路構成上、非常に有用な素子であるが、npnトランジスタ主体としたIC構造では、pnpトランジスタはアイソレーションの構造が複雑になるので、作りにくい難点がある。 と書かれているのですが、これについて教えて下さい。 ・これはnpnとpnpが混ぜるのが難しいという意味であって、pnpだけの回路を作れば、何の問題もなく作れるということでよろしいのでしょうか？ ・上記の難点を克服するためにラテラル型やサブストレート型のpnpトランジスタが使われるようなのですが、ではnpn型にラテラル型やサブストレート型がないのはなぜなのでしょうか？
![その他([技術者向] コンピューター) イメージ](https://gazo.okwave.jp/okwave/images/related_qa/c205_2_thumbnail_img_sm.png)
補足
参考ＵＲＬを見てもよく分からないので、解答をもらえないでしょうか？