4層基板のベタアース

質問

4層基板を設計しています、1層目から、配線・部品、GND、+V、-Vの順番になっています。
このとき、電源・グランドプレーン間の共振を抑えるためには、1層目の配線周りのべたの電位はどうしたら一番効果があるのでしょうか？

6層基板の場合、
『電源プレーンをはさんで上下対象に構成して基板端の電界をキャンセルする手法』や
『グランドプレーンで基板の上下に配置して基板全体をサンドイッチする手法』などがあるようですが、4層基板では、どのような方法がありますでしょうか？

回答No.2

anachrockt

ここによると（要登録）
SGGS構造を採用して，電源-接地間の共振によるEMIを大きく減らせるようになるらしいです．
http://techon.nikkeibp.co.jp/members/NEWS/20040602/103770/

プリント基板の設計については，この本が参考になります．
http://www.amazon.co.jp/dp/427403500X
本当はこちら（第2版）の方を薦めたいんですが，第1版の在庫があって和訳は出ないようです．
http://www.amazon.co.jp/dp/0780353765

お礼

回答ありがとうございます。
これは面白い技術ですね。

私の例は、電源層が2層ですので、Ｓ，Ｇ，Ｇ，Ｇのどこを電源トレースを入れるかが悩みどころですね。

セオリー的には、Ｓ，Ｇ、Ｇ（＋Ｖ）、Ｇ（－Ｖ）でしょうか・・・・。

回答No.1

takepon256

あまりプレーン共振については詳しくないので、想像で書きます。
「GND層で電源プレーンを挟み込み」が有効であるならこんな構成で効果があるのではないでしょうか。

層構成を
　C面：配線・部品
　L2：+V
　L3：-V
　S面：GND
として、C面の配線以外をベタGND。
C面とS面のGNDは可能な限りスルーホールでつなぐ。

C面の部品点数・配線量によって、どれだけ効果があるのか不明ですが・・・

お礼

回答ありがとうございます。
ただ、この方法ですと、電流のリターンパスはＳ面のＧＮＤがメインになりますが、VIAがインピーダンスを持つため得策ではないと思われます。