- 締切済み
PLLのループフィルタについて
PLLに関する書籍をみると、ループフィルタには、だいたいラグリード型 フィルタを使用するとあります。 ラグリード型を使用する理由は何でしょうか？ 教えていただけないでしょうか？
- goodimy
- お礼率0% (0/3)
- その他（学問・教育）
- 回答数2
- ありがとう数0
- みんなの回答 （2）
- 専門家の回答
関連するQ&A
- PLLのループフィルタ設計について
よく巷にあるPLLのループフィルタで用いるアクティヴフィルタなるものですが、 これって伝達間数を見る限り0に極を持つため、すぐに飽和して とても使い物にならないと思うのですが、どう思われますか？実際に作って試し たけど上か下に張り付いて制御不能になります。なので、オペアンプの反転端子 から出力までの間の直列に繋がれた抵抗とキャパシタに対して抵抗を並列に入れる と言う措置をして何とか使っています。この問題に根本的な解決策があるんでしょ うか？みなさんどうされてますか？参考情報などお持ちでしたら教えてください。
- 締切済み
- 物理学
- PLLの開ループ特性と閉ループ特性及び位相余裕
【質問1】 PLLに関する本を読んでいると、「開ループ特性」と「閉ループ特性」という言葉がでてきます。 PLLは、VCOの出力を位相比較器に負帰還するので、「閉ループ特性」が重要だと思うのですが、 「開ループ特性」がなぜ必要なのでしょう？また、「開ループ特性」とは。どういう構成を意味しているのでしょうか？ 【質問2】 利得が0dBとなる箇所で、位相余裕が60度以下という内容がでてきますが、なぜ、利得0dBにおいて、の位相余裕が条件を満たす必要があるのでしょうか？ ちなみに、位相余裕が-180度になれば、発振してしまうというのは、理解しています。 以上、コメント頂ける方、ご教示の程、宜しくお願い致します。
- ベストアンサー
- その他([技術者向] コンピューター)
- PLL回路の伝達特性について
PLL回路で、ループフィルタを除いた構成(位相比較器、VCO、分周器)の伝達特性とループフィルタの伝達特性の関係について質問です。 前者の利得も後者の利得と全く同じ意味であると考えてよいのでしょうか。位相で考えた結果得られる利得とは何者なのかが理解できず苦しんでいますが、後でループフィルタの利得と合成することを考えると振幅を表しているのでしょうか。 よろしくお願いします。 ちなみに下記の本で勉強中です。 http://www.amazon.co.jp/gp/product/4789833453/503-2451912-0922366?v=glance&n=465392
- ベストアンサー
- 物理学
- 乗算回路を位相比較器として用いたPLLの周波数引き込み
現在、PLLの設計をしています。 最近ではPLL設計時に、位相比較器ではなく位相周波数比較器が使われているようですが、今設計しているPLLでは、入力周波数も出力周波数もSin波を用いるため、アナログ回路の乗算器を用いて位相比較器としています。 そのため、出力周波数を入力周波数まで引き込む過程が必要になってくるのですが、具体的にどのようなプロセスを踏めば良いのでしょうか？ 環境としては、VCO部にDDS（FPGAで動作させてる）を用いているので、デジタル処理もできると思います。位相比較器後のループフィルタもFPGAで行う予定です。
- 締切済み
- 物理学
- ＰＬＬを用いたヘテロダイン検波について
現在、搬送波2MHzを用いて信号の検波をしようと取り組んでいます。 そこで、ヘテロダイン検波（1.98MHz）を用いて中心周波数20kHzで信号を取り出すためにプログラマブル水晶発振器（SG8002）の使用を検討しています。 しかし、SG8002は同調部には向かないという意見を見つけたので使用に関して迷っています。 今回の使用方法はSG8002で発振した矩形波をLCフィルタで正弦波にして搬送波に乗算するという形です。 SG8002はPLL回路方式の中でも特にジッターなどの雑音が多くなってしまうのでしょうか？ ネット等で調べてみたのですが、具体的にSG8002の何が原因で検波回路に向いていないのかが分からなかったです。 よろしくお願いします。
- 締切済み
- 物理学
- CPU PLL電圧について
CPU PLL電圧について 度々このサイトお世話になっています。 Specification Mother Board ：GA-EP45-UD3R（MAXFSB1600MHZ） CPU：Quad6600（定格FSB1066MHZ） Memory：DDR2-800 Vcoreを1.2875V（VIDと同一）、その他電圧はAUTOにして、2.4GHZ（266MHZ×9）から 3GHZ（333MHZ×9）にOCして2ヶ月程度になるのですが、ふとET6で調べてみると、CPU PLL電圧が1.5V（Normal）から1.65VにMCH COREが1.1V（Normal）から1.2Vに昇圧されています。 その他は、Normal値となっており、変化ありません。 サイトで調べると、CPU PLL電圧とは、FSBを生成するICの電圧となっています。 Vcore電圧をAUTOに設定するとBIOSで1.348Vと表示され、許容電圧ぎりぎりなので、1.2875Vに設定しています。 どうもAUTOすると、過大な電圧設定になるようです。 （ご指導願項目1）そこでCPU PLL電圧1.65VやMCH CORE1.2Vも過大電圧なのでしょうか。 ちなみにCPU PLL電圧をNormal（1.5V）、MCH COREをNormal（1.1V）にしても 4core100%負荷のかかる使い方をすることはありませんので、日常使用するに当たって特段の 不具合もありません。 （ご指導願項目2）どのような場合に不具合が出るのでしょうか。
- ベストアンサー
- CPU・メモリ・マザーボード
- PLLの設計に詳しい方
ループフィルタの設計の仕方教えていただけないでしょうか。 設計しようとしている仕様は ・オンセミコンダクターのIC「MC14046B」を使用。 http://www.onsemi.jp/pub_link/Collateral/MC14046B-D.PDF ・ロックする範囲が900kHzから上限周波数の1.9MHz程度まで を考えているのですが、よろしくお願いします。
- 締切済み
- 科学
- ループできるエフェクターで
三つくらいのフレーズというか音をループさせ、 各々の音をシンセとかフィルターで徐々に変化させたいのですが、 そのためには三つループさせるエフェクターが欲しいなと 思っています。 ループ以外に機能がついてたらうれしいですけど、 なにかいいエフェクターないでしょうか？ ほかにいい方法とかあったら教えてくださっても またうれしいです。 PCでやるのは、いやなので。
- 締切済み
- 楽器・演奏
- VCOとかPLL、lock-in、Bias-Teeなど の回路図と解説が書かれている書籍を教えて下さい。
VCOとかPLL、lock-in、Bias-Teeなど 使い方は知っているんだけど、中の回路図がどうなっているのか分からないものが ほとんどです。 どなたかこういういったことに関して詳しく書かれている書籍を 教えて下さい。 洋書でも構いません。 何卒よろしくお願い致します。
- 締切済み
- 物理学
- 刺繍を転送したくてデータ出力をクリックしてもミシンが認識されない。
- ネットワーク設定で探索してもミシンが表示されない。
- ミシン側は接続アクティブで、電波も良好であることを確認しています。
補足
ご回答、ありがとうございます。 お勧めの書籍があれば、教えていただけないでしょうか？ よろしく願いします。