- 締切済み
回路中の寄生容量
- みんなの回答 （2）
- 専門家の回答
みんなの回答
- angkor_h
- ベストアンサー率35% (551/1557)
>複数の配線が重なることで発生する寄生容量が… これは、配線のモデル回路(等価回路)に、線間に仮想容量を追加して、計算により確認できた(或いは推量できた)ということでしょうか。 であれば、「トランジスタの寄生容量」も同様に理解できます。 (帰還の原理や意味がわからないと無理かな?) >ゲート電圧に依存してトランジスタの寄生容量が変化するということは書いてありますが，それが実際に回路にどういった影響を与えるのでしょうか？ 同じく等価回路に寄生容量を書き込んで、その容量を変えてみれば判ると思いますが。 いずれにせよ、「容量」の特徴(特に周波数に対する一般的なところ)が理解できていないと。
- outerlimit
- ベストアンサー率26% (993/3718)
寄生容量とは 設計時に目的とした以外の 観測される容量のことです 寄生容量を無くすことはできません ですから 回路等の設計時に、寄生容量の影響を見込んだ設計をしておくしか対策はありません（当然 寄生容量が少なくなる様な設計・製作は必須です) 高周波回路のインピーダンスが理解できないと、質問への回答は理解できないでしょう 端的に言えば 寄生容量は 高周波での周波数特性の悪化（出力低下等）や寄生振動の発生をもたらします
関連するQ&A
- 論理回路
ダイオードによるORゲート、ANDゲート、 トランジスタによるNOTゲート、NANDゲートが論理回路として 機能する理由を、ダイオードとトランジスタの特性をふまえて説明お願いします。
- 締切済み
- その他([技術者向] コンピューター)
- 寄生容量を減らすための方法
いまフォトダイオードとIVアンプを使って工作を行っているのですが、グラウンド線との間に発生した寄生容量によるノイズに非常に悩まされています。 寄生容量を減らすためには、 ・フォトダイオード-IVアンプ間のケーブルの長さを短くする。 ・ケーブル間の誘電率を下げる。 ということが上げられますが、ケーブルの長さを短くするのは単に短くするだけですが、誘電率を下げるというのはどうすれば良いのでしょうか？ ケーブル間の距離を大きくとると、直感的には静電結合は弱まりそうな気はするのですが、容量としては大きくなる方向に進みますよね？となるとケーブル同士は逆にみっちり近づけた方が良いのでしょうか？ それと同じような質問ですが、オペアンプの端子間に発生する寄生容量を考えると、端子間距離は小さい（つまりオペアンプ自体が小さい）ものと端子間距離が大きい（つまりオペアンプ自体が大きい）ものではどちらの方が小さいのでしょうか？ よろしくお願い致します。
- ベストアンサー
- 科学
- トランジスタのプッシュプル回路について
「定本トランジスタ回路の設計」という本で電子回路について勉強しているのですが、どうしても理解できない場所があります。 トランジスタのプッシュプル回路で2つのトランジスタのベースが共通接続されていて、ベース電位が同じだからスイッチングひずみが発生する、それを解消するためにVbeと同じダイオードを接続するというのが納得できません。写真の回路では、そもそも2つの抵抗で分圧された7.5Vのベースバイアス電圧が掛かっているから、入力信号がなくても両方のトランジスタはonなのではないかと考えてしまいます。 どなたか教えていただけませんか。
- ベストアンサー
- 電気・電子工学
- パワーMOSFETドライブ回路について
今回パワーMOSFETのゲート抵抗値とドライブ回路の違いによる スイッチング特性を調べる実験を行いました。 ドライブ回路としては ・ゲート抵抗のみのドライブ回路 ・ゲート抵抗と並列に0.05uCのコンデンサ（スピードアップコンデンサ）を加えたドライブ回路 ・PNPトランジスタによるドライブ回路 の３種類の回路で実験しました。 ┌―┐ D ｜ ┌―RG1―RG2――G RL ｜ ｜ ｜ ｜ S ｜ ○ ｜ E ｜ ｜ ｜ ｜ └B R ｜ ＝ ｜ C ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ▽ ▽ ▽ ▽ ▽ ○：方形波発信器,0～10V,100kHz ＝：直流安定化電源,25V パワーMOSFET：IRF350 PNPトランジスタ：2SA1225 見づらいですが、トランジスタを用いたドライブ回路の設計図を書いてみました。 この回路で RG1:10Ω,22Ω,43Ω RG2:3.4Ω,10Ω,22Ω と変化させました。 この時の結果が、 左より、ターンオン遅延時間（入力波形の90％～パワーMOSの10％の間）、ターンオン遅延時間（入力波形の10％～パワーMOSFETの90％の間）、立ち上がり時間（パワーMOSFETの10％～90％）、立下り時間（パワーMOSFETの90％～10％）とします。 RG1=10,RG2=3.4 64ns|114ns|44ns|44ns RG1=22,RG2=10 60ns|90ns|58ns|26ns RG1=43,RG2=22 76ns|104ns|64ns|40ns となりました。 ここで、ターンオン遅延時間と立ち上がり時間についてはゲート抵抗が高くなるにつれて遅くなったのはわかるのですが RG1=10,RG2=3.4のときのターンオフ遅延時間と立下り時間がゲート抵抗が低いにも関わらず一番遅い結果となりました。 他のドライブ回路ではゲート抵抗が小さい方がスイッチング速度が速くなるという予定通りの結果になったのですが、この時だけは違いました。 なかなか調べても理由がわからなかった為質問させていただく事にしました。 ご回答どうぞよろしくお願いします。
- ベストアンサー
- 物理学
- スナバ回路
同期整流コンバータに、ノイズの低減や素子の保護という目的で、 スナバ回路を付けるらしいのですが、原理がよくわかりません。 というより、スナバ回路が無いときのノイズの発生メカニズムから 理解できないので、教えてください。 とりあえず、下側のMOSFET(LMOS)について考えました。 調べた限りでは、LMOSがオフした際のVdsの急上昇を 抑えてノイズを低減および、素子の保護・・・ いまいちよくわかりませんでした。 そこでLMOSがオンからオフになる過程を考えてみました。 (1)LMOSがオン LMOS->インダクタ->負荷->LMOS の電流ループが考えられます。 (2)LMOSがオフ LMOSの寄生ダイオードを通して電流が流れ続けますので、 LMOSのVdsは、Vf以上は大きくならないと思います。 (3)UMOSがオン LMOSのVdsには、電源電圧が加わる。 このとき、LMOSのVds間にの容量により、ごく短い時間 ショートされるので、大きな電流が流れる。 寄生ダイオードのリカバリ電流も流れる。 恐らく、(3)の時にノイズが発生すると思うのですが、 ノイズ発生のメカニズムがわかりません。 さらに、LMOSのDS間にRCスナバ回路を入れるとなぜ、 Vds間の電圧急上昇を抑えられるのかがわかりません。 よろしくお願いします。
- 締切済み
- 科学
- フォトダイオードへの逆バイアス電圧のかけ方
まずはじめにタイトルとは少し逸れた質問なのですが、反射センサとかで見られる受光部の回路ってトランジスタのベース部がよく省略されますけど、ベース部って必ずフォトダイオードやダイオードの接合容量がある等価回路の構成を成しているのでしょうか？ 省略してるだけで、まさか「ベース部は存在しない」とか無いんですよね？ 「フォトダイオードは必ず存在している」ということでよろしいのでしょうか？ ちなみに、等価回路は各センサ内部で構成を成しているのでしょうか？ （つまり、「フォトダイオードは各センサ内に必ず存在している」ということでしょうか？） 素人な質問で申し訳ありませんが、ご教示願います。 本題に戻りますが、フォトダイオードの応答を良くするために、「フォトダイオードに逆バイアス電圧をかける」とよく書籍などに載っていますが、これって具体的にどうやってやるのでしょうか？ 回路としては、ごく普通にフォトダイオードのアノード部分に負電圧がかかるよう電源を並列に繋げばいいのでしょうか？ でもこれって、センサの場合もし上記のようにフォトダイオードがセンサ内部に存在している場合、どこにどうかければいいのでしょうか？ センサのアノードのピンに負電圧をかければいいのでしょうか？ ご教示いただければ幸いです。 宜しくお願い致します。 ※もしセンサを限定しなければいけないようでしたら、"反射型センサ"の場合でお願い致します。
- 締切済み
- 物理学
- カスコードカレントミラー回路
最初にカスコード回路において、あるトランジスタをダイオード接続する理由から復習したいのですが、これはダイオード接続によってそのトランジスタのゲートーソース電圧Vgs=ドレーンーソース電圧Vdsとする事で、トランジスタが飽和状態にあるための条件Vds≧VgsーVt(しきい値電圧)がVt≧0となり、これによってそのトランジスタはエンハンスメント型でありさえすれば、飽和状態で動作させる事ができる(逆にp型をダイオード接続する理由は飽和条件をVt≦0とする)からだと考えていますが、この点は正しいのでしょうか？ ここで疑問に思ったのですが、なぜそもそも飽和状態にする必要があるのでしょうか？飽和状態にすると、そのトランジスタを流れるドレーン電流はIds≒[{(μn)*(Cox)}/2]*{(VgsーVt)^2}*{1+(Vds/Va)}の式で算出でき、これよりドレーン電流はVgsによってほぼ決める事ができるからでしょうか？ 逆にリニア領域だとIdsはドレーンーソース電圧にも大きく依存していると思います。 そしてここで写真の回路に話を移しますが、A点とM7,M8のゲートはなぜ接続されているのでしょうか？ 左側p型M7とM5のソースードレーン電圧の和は、Vsd7+Vsd5=M7のソースーゲート電圧Vsg7になると思うのですが、これが何か関係しているのでしょうか？
- ベストアンサー
- 電気・電子工学
- 電子工作初心者 基本回路を応用したい
発光ダイオードを光らせたりしているうちに電子工作に興味を持ち始めました。 最初はキットを組み立てていたのですが、最近応用したくなってきました。 車に取り付けたいので電源電圧が１３～１４．４Ｖでいろいろな回路を動かしたいのですが、その際、部品の値をどう変更すればよいのかわからずに困っております。 たとえば、電子ホタルを車で使いたいのですが、本やネットで紹介されている参考回路は電源電圧がすべて３～５Ｖです。電源電圧を１４Ｖ前後で使うにはどの値をどう変更すればよいのやら…。 また、ウィンカーが点滅している間中、ずっと一定の電流を流す回路（イコンデンサを電池として働かせる遅延回路）などにも興味があるのですが、抵抗値や静電容量の値の設定がわかりません。 初心者なのでせいぜいトランジスタ２個くらいの回路をマスターしたいのですが、なにか、設計方法のようなものを解説している本などありますでしょうか？ また、現在バリバリ回路を設計している電子工作ファンの方、ハムの方 、エンジニアの方は最初はどのようにしてトランジスタ回路の基本を勉強なさったのでしょうか？
- ベストアンサー
- 科学
- 遅延回路について
遅延回路についてです。電源(5[V])投入投入直後にバッファIC(3ステート)に不定な出力が発生している(入力信号が入っていないため出力が発生してはならない)ため、バッファICのゲート信号に遅延回路を入れようと考えます。遅延回路はCRローパスフィルタで考えており、遅延時間の公式はT=-IN(0.3)×C×Rとなります。70[ms]遅延させることを考えますが、C=1[μs],R=100[kΩ]でも, C=10[μs],R=10[kΩ]でも, C=0.1[μs],1[MΩ]でもCRの積が同じになれば特に気にする必要はないのでしょうか?乗数選定にあたり注意すべきことがありましたらご教示願います。
- ベストアンサー
- 物理学
- オペアンプを用いた回路について
オペアンプについてわからない事があるので教えてください。 入力Vmax=10mV、周波数1～100[kHz]の正弦波をオペアンプを用いた反転増幅器に入力し、その出力を更にオペアンプを用いた微分回路に入力し、その出力電圧を測定しました。 その結果、1～10[kHz]まではほぼ理論通りの結果になりますが、10[kHz]以上では理論値＞実験結果になります。 理論値は周波数特性も含めて計算し、シミュレーションソフトでも同じような値になったため間違いないと思います。 色々調べた結果、浮遊容量や、オペアンプ内部のトランジスタの寄生容量が関係しているかもしれないという事が書いてあったのですが、寄生容量や浮遊容量は静電容量なので周波数が高くなればその影響は少なくなりますよね。 周波数を高くしていくと理論値と実験結果がずれてくる理由はほかに何が考えられるでしょうか。 よろしくお願いします。
- ベストアンサー
- 物理学
お礼
ご回答ありがとうございます． 寄生容量と出力の実抵抗がローパスフィルタとして機能するために 高周波では周波数特性が減衰するということでしょうか？ また低周波において寄生容量が大きい回路と小さい回路を比較した場合，どういった違いがでてくるのでしょうか？