カスコードカレントミラー回路

質問

最初にカスコード回路において、あるトランジスタをダイオード接続する理由から復習したいのですが、これはダイオード接続によってそのトランジスタのゲートーソース電圧Vgs=ドレーンーソース電圧Vdsとする事で、トランジスタが飽和状態にあるための条件Vds≧VgsーVt(しきい値電圧)がVt≧0となり、これによってそのトランジスタはエンハンスメント型でありさえすれば、飽和状態で動作させる事ができる(逆にp型をダイオード接続する理由は飽和条件をVt≦0とする)からだと考えていますが、この点は正しいのでしょうか？
ここで疑問に思ったのですが、なぜそもそも飽和状態にする必要があるのでしょうか？飽和状態にすると、そのトランジスタを流れるドレーン電流はIds≒[{(μn)*(Cox)}/2]*{(VgsーVt)^2}*{1+(Vds/Va)}の式で算出でき、これよりドレーン電流はVgsによってほぼ決める事ができるからでしょうか？
逆にリニア領域だとIdsはドレーンーソース電圧にも大きく依存していると思います。

そしてここで写真の回路に話を移しますが、A点とM7,M8のゲートはなぜ接続されているのでしょうか？
左側p型M7とM5のソースードレーン電圧の和は、Vsd7+Vsd5=M7のソースーゲート電圧Vsg7になると思うのですが、これが何か関係しているのでしょうか？

回答No.6

myuki1232 · ベストアンサー

その本を読んできました。松澤先生の本ということで、内容はとてもいいですね。今度買っておきましょう。
しかし、「〇〇という本にかかれている内容がわからない」という質問は、その本を持っていない人には回答のしようがなく、不毛ですので注意してください。

出力抵抗の件ですが、「この回路では出力抵抗が数10^3倍になる」などとはどこにも書かれていませんでした。おそらく、電圧利得が数1000倍になるという記述と混同されているのではないですか。
出力抵抗について書かれているのは、カスコード接続によって出力抵抗は r_O = n g_m2 r_D2 r_D1 となること。
n g_m2 r_D2 はトランジスタ M2 の電圧利得と等しく、値は数10から100程度であること。
また、g_m r_D はトランジスタの固有利得であり、値は通常10から数10である（第8章 p.132）ということです。
両方とも数10とみなして構いませんが。

ここからカスコード回路の電圧利得を求めると、A_V = g_m1 r_O = (n g_m2 r_D2)(g_m1 r_D1) ≒ 100 × 数10 = 数1000 となります。
要するに、トランジスタの利得が2乗されるということです。

お礼

お忙しい中、大変お手数をかけました。
それから全くご指摘のように、ある教科書の内容についてはお互いにそれを確認できる上で質問すべきであったと反省しています。
困惑させてしまい大変申し訳ないです。

質問の内容についてですが、再度教科書を読んでみると、明らかに自分が利得と出力抵抗をごちゃ混ぜにしていました。
最終的には、確かに利得が最大で(n g_m2 rd_2) x (g_m1 r_d1)≒100 x 数10 = 数1000になる事が分かりました。
n(固有利得)が数10~100の値をとり、固有利得のみは10~数10の値をとる事もしっかりと抑えておくべきだったと思います。

myuki1232さん、最後まで丁寧に説明していただき本当にお世話になりました。

回答No.5

myuki1232

回答に納得いただけていないようですが、現状分かる情報から私からこれ以上追加で回答できることはありません。
その教科書の書名が分かればもう少しアドバイスできることもあるかもしれません。

お礼

いいえ、自分の方こそ妙に執着してしまいご迷惑をかけました。
使っているテキストは、"はじめてのアナログ電子回路　基本回路編"　(講談社)で、P190~P194に前記の内容が述べられています。
問題となっている回路の部分の前後をそのまま抜粋しますと、"(写真の)回路においてトランジスタM3,M4,M5,M6はカスコード回路を形成するために挿入したゲート接地トランジスタである。この構成により通常、数1000倍程度の利得が得られる。"と記述されています。
この内容について少しでも知恵をお借りできればと存じます。

毎度一つ一つ丁寧に説明していただき、本当にありがとうございました。

回答No.4

myuki1232

やっと質問の意味がわかりました。

その教科書の表記で言うと、(n*gm4*rds4) が数1000になるということだと思いますが、
10~数10倍というのはどういう理由でしょうか？

gm4*rds4 は開放時電圧利得に等しいので、定数を適切に定めることによって数 1000 にできるという事を言いたいのではないかなと思います。
例えば、gm = 1mS, rds = 1MΩ とすると、電圧利得は 10^3 になります。

お礼

私の解釈が恐らく間違っているのかもしれませんが、教科書にはトランジスタを1段、2段と積み重ねる事により出力抵抗が増大し、1段追加した場合は、ro={n(gm2)(rds2)}(rds1)となり、トランジスタM1、1個のみの時の出力電圧rd1のn(gm2)(rds2)倍になり、このn(gm2)(rds2)というのが10~数10の値を取るという様に書かれています。
ご回答に定数を適切に設定する事で、出力抵抗が数1000になるとありましたが、私の考えすぎかどうも数1000倍というのは出力抵抗routがトランジスタ1個分の何倍になっているかかが問われている気がします。
推測に過ぎないのですが、この回路でM2の上には3個のトランジスタが繋がっています。すると、一番上のM8のrdsは一番下のM2のrdsの数1000倍、例えばrds2=5Ωなら、rds8=5000Ω以上と考えました。そして、この回路の出力抵抗roの要素としてこのrds8も含まれるならば、結果的にroはrds2の数1000倍になっているという事かなと考えたのですが、恐らく間違っていると思います。

回答No.3

myuki1232

「出力抵抗が数10^3倍になる」という記述については、何に比べて数10^3倍になると言っているのかわからないので何とも言えません。

> では、最終的に出力抵抗が数1000倍になっているという事はこのM4-M2からなるカスコード構造の分にプラスしてM6,M8の分が出力抵抗routにx(数10)x(数10)という様に加算されるのでしょうか？
もしかして M2 から見た抵抗を計算しているのでしょうか？
M2 から見ると負荷は M4 だけなので、加算して考えるのは間違いです。
飽和領域で動作している限り Vd2 = Vbn2 - Vgs4(I) で、M6, M8 の影響は無視できるからです。

ここで「出力抵抗」と言っているのは、Vo から見た抵抗のこと（のはず）です。
Vo につながっているのは M4, M6 だけなので、出力抵抗は M4, M6 の出力抵抗の並列和になります。
出力コンダクタンスの逆数になるため、飽和領域では極めて大きな値になります。

お礼

申し訳ありません、私の説明不足でした。
Voから見た出力抵抗routが入力トランジスタM2のドレーンーソース間抵抗rds2の約何倍になっているかという事です。
教科書の別には『カスコードの段数を増やすごとに出力抵抗は大きくなる。』とも書かれています。この記述から、一段カスコードを増やすと、出力側の抵抗が入力側の数10倍、2段増やすと数100倍となるのかと察しました。
問題の回路でM2の上にM4しかない場合rout=(数10)x rds1になり、これは言い換えるとM4のrds4がM2のrds2の数10倍になっている事に等しいと思います。するとM4の上にさらにトランジスタM6を追加した場合、このM6のrds6はM4のrds4の数10倍,そしてM2のrds2の(数10)x (数10)=数100倍となり、M8についても同様に考えるとM8のrds8はM2のrds2の数1000倍となるのかなと考えてみましたが、この考え方は正しいのでしょうか？

回答No.2

myuki1232

教科書をちゃんと読んでいないというのは、適切ではありませんでしたね。失礼しました。
質問文を見ると、トランジスタ1個1個や、個別の回路の動作については理解されているようですが、
回路を部品としてモジュール化し、構造的に理解するという視点が欠けているように思います。

> ここで問題の写真の回路は、この低電圧型のカスコードカレントミラー回路に類似していると思うのですが、もしそうならば、この回路のA点とM7のゲートが接続されている事に加え、M3のゲート電圧Vbn2を適切に定める事によって、M3とM7が飽和状態で動作する様にしているのでしょうか？
> もしくは、この間に挟まれたM5も飽和状態で動作する様にしているのでしょうか？

この回路は、カスコード付き差動回路とカスコードカレントミラー回路の組み合わせです。
上半分 M5, M6, M7, M8 がカスコードカレントミラー回路と言うのは正しいですが、
カスコードカレントミラー回路の応用例として、差動回路の負荷として使っているだけであり、両者は分けて考えてください。
Vbn2 はあくまでも M3, M4 を M1, M2 の差動回路に対してカスコード動作させるために決定します。
もちろん、両者を組み合わせて動作させる以上は、両方が適切に飽和状態で動作するように決定するのですが、それは VDD, Vi+, Vi-, Vo との関係性の中で決まります。

お礼

全くおっしゃる通りです。
少しずつでも回路の基礎知識を応用出来るようになりたいものです。

M5,M6,M7,M8が差動回路の負荷として使われているという事に関連してですが、教科書を再度読み直すと、"この回路では出力抵抗が数10^3倍になる事によって利得も数10^3倍になると書いてあります。"
カスコードの基本回路のようにM2とM4の2個だけであれば、rout=vds4/ids4≒(gm4+gmb4)/(gds2*gds4)≒(n*gm4)/(gds2*gds4)=(n*gm4*rds4)*(rds2)の式と、(n*gm4*rds4)が10~数10倍の値をとる事より、出力抵抗が10~数10倍になる事が分かります。

では、最終的に出力抵抗が数1000倍になっているという事はこのM4-M2からなるカスコード構造の分にプラスしてM6,M8の分が出力抵抗routにx(数10)x(数10)という様に加算されるのでしょうか？
それとも何か別の考え方があって最終的に数1000倍という値になるのでしょうか？

もしこれを導く式があれば、お手数でなければ作り方だけでも教えてください。

回答No.1

myuki1232

教科書を飛ばして読んでいませんか？
カスコードカレントミラー回路は、カレントミラー回路とカスコード回路の組み合わせです。
2つを飛ばして理解することはできません。前の章に戻ってやり直してください。

> そしてここで写真の回路に話を移しますが、A点とM7,M8のゲートはなぜ接続されているのでしょうか？
M7 をダイオード接続することにより、M7 と M8 をカレントミラーにするためです。
M5 と M6 はそれぞれ M7 と M8 に追加されたカスコード回路です。カレントミラーの動作を理解するためには必須のものではありません。

お礼

回答していただきありがとうございます。
教科書は隅々まで読んだつもりだったのですが、やはり所々あやふやに理解していたみたいです。

ここでもう一度考えを整理してみましたので、もし間違っている点があればご指摘の方をお願いします。
各トランジスタのW/L比、しきい値電圧は等しいものとします。

最初にカレントミラーについて、カレントミラーの目的は入力側と出力側で同じ電流を流す事だと思います。
これを実現する方法は、基本的な入力側と出力側にnmosを一個ずつ繋いで互いのゲートを接続し、入力側のドレーンとゲートを接続そる。"私はこの同一トランジスタのゲートとドレーンを接続する事のみをダイオード接続と呼ぶのだと勘違いしていました。"
このようにつなぐ事により、入力側のトランジスタはゲートーソース電圧=ドレーンーソース電圧となるので、飽和条件がしきい値電圧≧0となり、このトランジスタはn型でありさえすれば飽和状態で動作するようになる。そして、実際にこのトランジスタはn型なので飽和状態で動作し、ドレーン電流がほぼゲートーソース電圧のみで決まる。
一方隣の出力側トランジスタのゲートーソース電圧も入力側と等しい(2つのトランジスタのソースは接地されている)ので、出力側のトランジスタが、飽和状態にある時ほぼ入力側の電流と等しくなる。
しかし、チャネル長変調効果を考慮すると、ドレーンーソース電圧もドレーン電流の決定に関与するので、厳密には2つのトランジスタのドレーンーソース電圧が等しいに、入力側と出力側の電流は一致する。

次にカスコード回路についてです。
カスコード回路の特徴は、出力側のインピーダンス(ドレーンーソース電圧/ドレーン電流)が大きいため、出力側のドレーンーソース電圧を変化させても、ドレーン電流がほとんど変化しなくなる。
ということは、出力側のドレーン電流はゲートーソース電圧のみで決まる。

そして、この2つを合わせたカスコードカレントミラー回路についてです。私の教科書には"従来型"と"低電圧型"の2つが載っているのですが、まず従来型から考えます。
左側にはどちらもダイオード接続した2つのトランジスタM3とM1, 右側にはカスコード接続された2つのトランジスタM4とM2があり、M3とM4,M1とM2はそれぞれ互いのゲートが接続され、カレントミラー構造になっています。
ここで、M3とM1はダイオード接続されたn型なので、飽和状態で動作し、これによって入力端子からある電流Iが2つのトランジスタに流れている時、この電流の大きさに応じて、ゲートーソース電圧が一意にきまる。M1とM3には同じ電流が流れているので、2つのゲートーソース電圧も等しくなる。
またM1とM2のソースは接地されているので、この2つのゲートーソース電圧は等しくなる。ここで、M2が飽和状態で動作している時には入力側とほぼ等しい電流がM2に流れている。
これが上のM4にも流れるので、M4も飽和状態ならばM4のゲートーソース電圧は、M3のゲートーソース電圧とほぼ等しくなる。
しかし、出力側はカスコード接続されているため、出力電流はドレーンーソース電圧に依存しない。従って入力側の電流と出力側の電流は一致し、M3とM4のゲートーソース電圧も一致する。

最後に、左側のn型トランジスタM3のドレーンとその下のM1のゲートを接続、右側のトランジスタM4とM2をカスコード接続し、M3とM4,M1とM2のゲートをそれぞれ互いに繋いだ"低電圧型"のカスコードカレントミラーについてです。
これが、恐らくこの問題の回路に近いと思うのですが。
この回路では、M3のゲート電圧を、M3のドレーンーソース電圧>M3の有効ゲート電圧、M1のドレーンーソース電圧>M1の有効ゲート電圧となるように設定すると、M3,M1はどちらも飽和状態て動作し、あとは右側のカスコード接続を考慮すると、"従来型"同様、入力電流と出力電流は等しくなると思います。ただこの回路のメリットは、入力最低動作電圧が従来型の2(Veff+Vt)からVeff+Vtの半分に、出力最低動作電圧が従来型の2Veff+Vtから2Veffに減少する事にあると考えています。

非常に長くなりすみません。
ここで問題の写真の回路は、この低電圧型のカスコードカレントミラー回路に類似していると思うのですが、もしそうならば、この回路のA点とM7のゲートが接続されている事に加え、M3のゲート電圧Vbn2を適切に定める事によって、M3とM7が飽和状態で動作する様にしているのでしょうか？
もしくは、この間に挟まれたM5も飽和状態で動作する様にしているのでしょうか？