半導体製造技術の微細化について

質問

半導体製造技術の微細化では現在65hpが実用化されていますよね？
そして、2010年hp45、2013年hp32、2016年hp22を達成していくというロードマップが立てられているようですが、
莫大な開発資金もかかるであろうこの分野に、そんなに細かく刻んで利益があるのでしょうか？
例えば、65→45に微細化が進むことで、どの程度のスペックの向上、見込まれる利益があるのでしょうか？

また、このロードマップの実現性はどの程度でしょう？
ネットを色々見てまわった感じ、自分にはhp45にかなり苦戦しているような印象を受けたので怪しい感じがします。

自分はCPU等には詳しくないので、具体的に例を示してくれると助かります。
よろしくお願いします。

回答No.2

Massy57

ダイ面積の低減によるチップ取り数の増大によるCR、さらには同じダイ面積なら当然、搭載トランジスター数の増大による高性能化等はANo.1のご回答通り。
ただ、L/Sの微細化最大の狙いは駆動電圧の低下による消費電力の低減です。当初は枯れたプロセス技術により低い駆動周波数で新しいアーキテクチャのCPUを開発、その後生産技術の進歩によりL/Sのシュリンケージをおこない、低電圧化を達成、省エネになることから、同じ接合温度を維持しつつ、駆動周波数を上げられることによる高性能化と、ダイ面積を低減することによる（インテルでは100mm2が量産CPUのダイ面積というのが不文律ですよね）CRの両方がインテルの強みであり、これがいわゆるムーアの法則をささえてきた技術背景でした。
しかしL/Sが100nm以下になると、ゲートからのリーク電流が問題となり、もくろみ通り省電力が達成できないという事態が発生、ムーアの法則の終焉がささやかれました。インテルと異なったアーキテクチャを採用し、それほど周波数を上げなくとも高性能がえらたAMDがインテルを猛追したことは有名な話ですね。
その後、インテルもアーキテクチャの全面的な見直し、マルチコア化、さらにはプロセスの改良によるリーク電流の低減とうにより、なんとか巻き返しに成功したようです。
しかし、ゲートからのリーク電流は依然、大問題で、低K絶縁膜の採用、トランジスターのデザインの見直し、さらにはトランジスターの運用スケジュールの最適化等々により、いかに省電力を達成するかが、現時点でのLSI技術開発の課題であるようです。
ただ、ムーアの法則が未来永劫続くと信じている半導体技術者は一人もいないはず、そろそろ微細化もいきつくところにいきつきつつあるというのが現状では。
微細化し続けると、量子論の世界に入り、いわゆる不確定性原理によりトランジスターのon/off制御は出来なくなるという昔話が、そろそろ半導体の世界に忍び寄ってきています（40nmというと原子数百個、もう古典物理の世界では御し難し）。

お礼

詳細な説明ありがとうございます。
正直言って完全に理解できたとは言いがたいですが、なんとなく概要は把握できました。

自分もムーアの法則がいつまでも続くとは思えないですね。
今のトレンドである微細化が行き着くところまで行ってしまったら、次はどこに向かうのか・・・
興味は尽きないです。