- 締切済み
LTSPICEで任意の入出力特性素子の作成
- みんなの回答 （1）
- 専門家の回答
みんなの回答
- inara1
- ベストアンサー率78% (652/834)
ヒステリシス特性を持ったFETというのは、しきい値電圧がドレイン電圧によって変わるということでしょうか。そういう素子をLT-Spiceで実現するには、FETのSPICEモデルのVto（しきい値電圧）を変数として、LT-Spiceの SPICE Directive で、Vto をドレイン電圧の関数にするという方法になると思いますが、そういうことでしょうか。LT-Spiceは使ってますので、もう少し具体的な内容を補足してもらえないでしょうか。
関連するQ&A
- PspiceまたはLTspiceで周波数特性をも…
PspiceまたはLTspiceで周波数特性をもつ抵抗成分を表現する方法 PspiceまたはLTspiceで周波数特性をもつ抵抗成分を表現する方法を 知りたいのですが、書籍等やWebで探しても見つかりません。。 固定の抵抗値を入力することでおおまかな傾向はつかめておりますが、 実験値とシミュレーション値を再現させるため、周波数に応じて抵抗値が 変化する様子を表したいと思います。 ご教授よろしくお願いいたします。
- 締切済み
- 電気設計
- LTSPICEでのTRIACの使い方
LTSPICE初心者です。 TRIACを使った簡単な電力制御回路をシミュレートしようとしているのですが、TRIACの使い方がわかりません。 回路図にパーツとしてTRIACを置いて配線はできるのですが、simulation command を transient にして実行させると unknown subcircuit called in: xu1 n002 n003 triac というメッセージが出ます。具体的な素子名が必要なのかと思って、例えばFairchild の FKN1N60SA というのを、TRIACマークを右クリックして出てくるComponent Attribute Editor の Spice Model に入れたりもしましたが、メッセージがそれに応じて変わるだけで、シミュレーションができません。 詳しい方がいらっしゃいましたら、教えてください。よろしくお願いいたします。 回路図の画面写真を添付します。
- 締切済み
- 電気・電子工学
- LTspiceで理想積分器モデルを作りたい！
LTspiceで理想積分器モデルを作りたい！ PLL回路の設計のため、電子回路シミュレータ「LTspice」で、積分要素の伝達関数(Kv/s)を持つ「理想積分器」を作りたいです。 そこで、まずオペアンプを用いて、ゲインKvを持つ反転増幅回路と出力が反転する積分回路を作って直列につないで、シミュレーションしてみました。どちらの回路も電子回路の教科書にある典型的な物です。 しかし、位相特性が-90度でなく、ゲイン曲線も明らかにおかしな結果が出力されてしまいました。 オペアンプはLTspiceに入っている「opamp」という理想オペアンプ(と書いてある）を使ったのですが・・。 なんとかして理想積分回路を手に入れたいのですが、どうすればよいでしょうか・・？？ どこかで既にspiceモデルライブラリとして提供されているのであればそれでも構いませんので、紹介していただけたら嬉しいです。 ちなみに、Pspiceだと「INTEG」という理想積分器の素子が最初から用意されていますが、あまりPspiceは使いたくないです。 pspiceがインストールしてあるフォルダから、INTEGのモデルライブラリを抜き出せないかとやってみましたが、どこにあるのかわかりませんでした・・。 よろしくお願いしますm(__)m
- ベストアンサー
- 物理学
- LTSPICEで50hz送電網
LTSPICEの初心者です。 LTSPICEで50Hzの送電網における、電圧降下、力率をシミュレーションしています。 回路のほとんどはRLCの線形負荷ですが、グラフ上にAC実効値の電圧降下のグラフを描くために、ダイオードで半波整流し、キャパシターで平滑化した電圧を表示しています。 回路が大きくなってくると、シミュレーション時間が一瞬から1分程度と長くなってきており、シミュレーション時間を短くしたい所存です。 質問1 シミュレーションの解析条件 GMIN Abstol Reltol Chgtol Trtol Volttol Sstol MinDeltaGminのどのように設定すれば、50Hz程度の交流回路で高速化できるでしょうか。 精度は数％程度あれば十分です。 質問2 グラフですが、交流のRMSを直接Plotする方法はあるでしょうか。 また、Plotですが、上下2個、左右2個で田の字型に4個のグラフを並べる方法はあるでしょうか。
- ベストアンサー
- 電気・電子工学
- LTspiceと実機の誤差
LTspiceを用いて楽器用のアンプを製作設計してみています。 素子は2ｓｋ117 BLランク DC24ｖ駆動です。 回路図は添付のような普通のFETの増幅（初段）でして、実際に組んでみると大変ローノイズなのですが、出力がかなりバリバリと歪んでしまいます。 ちなみに実機ではC1とR3の間にて7～8ｖ程度の出力が観測されました。 spiceの段階でもサイン波の形を維持して歪んでいますが、この波形であればバリバリとはいわないナチュラルな感じに収まると思い組んでみたものの、随分耳障りな歪みが出るのだと困ってしまいました。（PCで実機の波形観測したところ、鋭い歪みが発生していました） ｋ117BLのスパイスデータは以下でやりました。 NJF(Vto=-0.75 Beta=23m Lambda=5m Is=10f Isr=100f Vk=100 Alpha=10u Rd=15 Rs=15 CGD=9p CGS=15p Pb=0.55 M=0.33 mfg=TOSHIBA) シュミレーションと実際の結果とは随分違うのですが、バリバリといった歪みは何が原因なのでしょうか。それとも、シュミレーションがずれているのでしょうか・・・？
- ベストアンサー
- オーディオ
- LTSPICE のリレー
LTSPICEの初心者です。 色々な部品を配置して、電子回路のシミュレーションをしていますが、電磁リレーを部品として回路図に入れるには、どうすればよいのでしょうか？ パーツの中を探してみましたが、それらしきものが見当たりません。 詳しい方、どうぞ教えてください。 また、zener diode の逆方向ブレイクダウン電圧を設定する方法はあるのでしょうか？ よろしくお願いします。
- ベストアンサー
- 電気・電子工学
- CMOSの特性ばらつき
CMOS半導体の特性ばらつき見積もりのため、ss、sf、tt、fs、ffの5段階でシミュレーションを行うのが一般的かと思われます。さて、実際の製品レベルで見たときコーナー品の発生確率を知りたいと思います。たとえば、CMOS100素子で構成される半導体チップを考えます。 （１）同一チップ内での特性ばらつき 同一チップ内のある素子に着目しそれがssに相当するものであったとすると、すべての素子がssもしくはそれに近い特性であると考えれば良いのでしょうか。それとも、素子によっては全く違う特性（例えば、tt）のものが混在すると考えれば良いのでしょうか。 （２）同一ロット 上記の仮定を同一拡散ロットで考えた場合はどうでしょうか。 （３）発生確率 100素子すべてがss相当品となる発生確率は如何ほどと考えればよろしいでしょうか。
- 締切済み
- 電気・電子工学
- LTspiceで[Select Steps」の選択
LTspice入門編という書籍を見ながら回路のシミュレーションを順にやっていますが、 .step param で、パラメーターを変化させたグラフは描けるのですが、Select Stepsが選択できません。 OS Win7 64bit LTspice Version 4.6o Edit Plot Defs File などを選択すると Trouble creating file: と表示されLTspiceのプログラムのあるフォルダが表示されますが、Win７ではプログラムフォルダのアクセス権は、設定されないようですので手動で設定するとかが絡んでいるのでしょうか？ なんかもっと基本的な問題のような気もするんですが…
- ベストアンサー
- その他（パソコン）
- LTSpiceについての質問です。
LTSpiceについての質問です。 突入電流の過渡現象をシミュレーションしたいです。 電源0Vから電源位相90度スタートで行う方法を教えてください。 添付画像 位相90度に指定すると、電源140vスタートになってしまっている。
- 締切済み
- 科学
- LTSPICE IVでのANDのシミュレーション
LTSPICE IVを最近使い始めました。LTSPICEの操作に慣れるため、 AND回路の動作確認をしようと思ったのですが、AND(またはNAND)の理論通りにシミュレーション が出力されません。原因を教えていただきたく。 回路の内容は簡単で、LTSPICEのComponentのANDを選び、 入力端子はすべてGNDに繋げ、ANDの出力端子とNAND（らしき）出力端子のそれぞれに OUTのnetをつなげただけです。また、ANDはVHigh=5V, Vlow=0Vの設定にしています。 これで、Transientシミュレーションを行うと、 ANDのOUTは5V, NANDのOUTは0Vになります。 理論通りでは、ANDのOUTは0V, NANDのOUTは5Vとなるはずです。 もしかしたら、私がAND出力もしくはNAND出力と思っている箇所は 実は違う意味があるのでしょうか？
- ベストアンサー
- 科学
