- ベストアンサー
ディジタル回路
noname#215107の回答
入力が変化してから出力が変化するまでの時間のことです。
関連するQ&A
- 論理回路に関する質問です。
回路に関する質問です。 下の図はNOTゲート2個とRC直列回路の組み合わせによるパルス遅延回路です。(aが入力、dが出力) この回路についての課題が出されているのですがググったり、テキストを参照しても分からないので質問させていただきました。 (1)この回路ではなぜパルスが遅延するのか (2)R=25kΩ、C=2000pFの時の遅延時間 この2題なのですがどちらか片方だけでも構いません。 また解説等つけてもらえると本当に助かります。 よろしくお願いします。
- ベストアンサー
- 電気・電子工学
- NAND回路だけで作ったディジタル回路の各ゲートの役割
NAND回路だけを組み合わせて、NOT回路、AND回路、OR回路、EXOR回路を作るという実験をして、真理値は正しい値が取れたのですが、そのNAND回路でつくったAND回路とOR回路とEXOR回路で出力した各ゲートの役割がよくわかりません。 各ゲートの真理値を載せておきます。 AND回路 入力 出力 A B ゲート 0 0 1 0 1 1 1 0 0 1 1 0 OR回路 入力 出力 A B ゲート1 ゲート2 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0 EXOR回路 入力 出力 A B ゲート1 ゲート2 ゲート3 ゲート4 0 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 自分なりに考えてみたところ、ゲート1と入力AとはNOTの関係になっていることに気付きした。 それと、ゲート2と入力Bにも同じことが言えると思います。 あとはよくわかりません。どなたかご教授ください。 それともう1つ質問があります。 マルチプレクサ回路とデマルチプレクサ回路も同じようにNAND回路で作ったのですが、今度は各ゲートの値がわかりません。マルチプレクサの方は4つゲートがあり、デマルチプレクサの方は5つのゲートがあります。番号は左から1、2、3……と続いています。 分かりにくいかと思いますが、マルチプレクサの回路を書くと、 入力A-------(2)-- |-----| |----(4) 入力B-------(3)-- | | 選択S---(1)--- 非常に分かりにくい図で申し訳ございません。-と|は離れていますが、繋がっていると思ってください。ですが、一番左の上下の【 | 】は、Bとは繋がっていません。 このように、少し分からなくて困ってますのでどなたかよろしくお願いいたします。
- 締切済み
- その他(インターネット・Webサービス)
- 論理回路
ダイオードによるORゲート、ANDゲート、 トランジスタによるNOTゲート、NANDゲートが論理回路として 機能する理由を、ダイオードとトランジスタの特性をふまえて説明お願いします。
- 締切済み
- その他([技術者向] コンピューター)
- 論理回路問題
デジタル値で8ビットの擬似正弦波を発する論理回路の設計をしたい。 1、Dフリップフロップを用い、nを入力し4n(8≦n≦64)をカウントする時に値を0にリセットする8ビット同期式のカウンタの回路図を書きたい 8ビットのインクリメント回路を使ってよい。 2、1の正しく動作する為の最大動作周波数を求めたい 3、8ビットのtと6ビットのnを入力してsinπt/2n(8≦n≦64)の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する 8ビット加算回路、減算回路及び8ビット入力16出力の乗算回路を使ってよい 4、3の回路の入力tが変化したときの伝播遅延時間は? 5、1と3より目的の回路を書く。 6、5での回路が正しく動作する最大動作周波数は? NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR 各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか? 宜しければお願いします
- 締切済み
- その他(学問・教育)
- パワーMOSFETドライブ回路について
今回パワーMOSFETのゲート抵抗値とドライブ回路の違いによる スイッチング特性を調べる実験を行いました。 ドライブ回路としては ・ゲート抵抗のみのドライブ回路 ・ゲート抵抗と並列に0.05uCのコンデンサ(スピードアップコンデンサ)を加えたドライブ回路 ・PNPトランジスタによるドライブ回路 の3種類の回路で実験しました。 ┌―┐ D | ┌―RG1―RG2――G RL | | | | S | ○ | E | | | | └B R | = | C | | | | | | | | ▽ ▽ ▽ ▽ ▽ ○:方形波発信器,0~10V,100kHz =:直流安定化電源,25V パワーMOSFET:IRF350 PNPトランジスタ:2SA1225 見づらいですが、トランジスタを用いたドライブ回路の設計図を書いてみました。 この回路で RG1:10Ω,22Ω,43Ω RG2:3.4Ω,10Ω,22Ω と変化させました。 この時の結果が、 左より、ターンオン遅延時間(入力波形の90%~パワーMOSの10%の間)、ターンオン遅延時間(入力波形の10%~パワーMOSFETの90%の間)、立ち上がり時間(パワーMOSFETの10%~90%)、立下り時間(パワーMOSFETの90%~10%)とします。 RG1=10,RG2=3.4 64ns|114ns|44ns|44ns RG1=22,RG2=10 60ns|90ns|58ns|26ns RG1=43,RG2=22 76ns|104ns|64ns|40ns となりました。 ここで、ターンオン遅延時間と立ち上がり時間についてはゲート抵抗が高くなるにつれて遅くなったのはわかるのですが RG1=10,RG2=3.4のときのターンオフ遅延時間と立下り時間がゲート抵抗が低いにも関わらず一番遅い結果となりました。 他のドライブ回路ではゲート抵抗が小さい方がスイッチング速度が速くなるという予定通りの結果になったのですが、この時だけは違いました。 なかなか調べても理由がわからなかった為質問させていただく事にしました。 ご回答どうぞよろしくお願いします。
- ベストアンサー
- 物理学
- 遅延回路について
遅延回路についてです。電源(5[V])投入投入直後にバッファIC(3ステート)に不定な出力が発生している(入力信号が入っていないため出力が発生してはならない)ため、バッファICのゲート信号に遅延回路を入れようと考えます。遅延回路はCRローパスフィルタで考えており、遅延時間の公式はT=-IN(0.3)×C×Rとなります。70[ms]遅延させることを考えますが、C=1[μs],R=100[kΩ]でも, C=10[μs],R=10[kΩ]でも, C=0.1[μs],1[MΩ]でもCRの積が同じになれば特に気にする必要はないのでしょうか?乗数選定にあたり注意すべきことがありましたらご教示願います。
- ベストアンサー
- 物理学
- AND回路、OR回路、NOT回路、NANO回路、NOR回路
not回路、nor回路、and回路、or回路、nano回路はそれぞれどんなところで使われていますか? 詳しくしりたいので、知っていたら教えてください。 例:簡易発振(NOT):インバータ一つとCRによって発振回路が作れ、ブザー用とかLEDの点滅用とか、簡単なマルチバイブレータとしての使用例がある。 というように回答していただければ助かります
- 締切済み
- 物理学
- 遅延回路 教えて
pmosを1個nmosを2個、not回路IC、コンデンサCを1個を用いて NORからの入力によって、遅延される回路の構成を教えてください。 一度作れたのですけどわからなくなってしまって...よろしくお願いします。
- 締切済み
- その他(学問・教育)
- 論理回路の問題です。
論理回路の問題です。 (1)XNORゲートは完全系を成すか? (2)AND、OR、XORゲートそれぞれ4つ、NOTゲート6つを使うことで、最大いくつの全加算器を つくることができるか? (2)に関しては、4つが限界だと思うのですが、それ以上つくることが可能でしょうか? 分かる方おられましたらご教授よろしくお願いします。
- ベストアンサー
- その他([技術者向] コンピューター)
- 同期回路と非同期回路の境界線は?
同期回路と非同期回路の境界はどこまででしょうか? 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね? カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが? また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばOKなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。
- ベストアンサー
- その他(学問・教育)