- ベストアンサー
論理回路の問題です。
論理回路の問題です。 (1)XNORゲートは完全系を成すか? (2)AND、OR、XORゲートそれぞれ4つ、NOTゲート6つを使うことで、最大いくつの全加算器を つくることができるか? (2)に関しては、4つが限界だと思うのですが、それ以上つくることが可能でしょうか? 分かる方おられましたらご教授よろしくお願いします。
- drasenia
- お礼率80% (16/20)
- その他([技術者向] コンピューター)
- 回答数1
- ありがとう数1
- みんなの回答 (1)
- 専門家の回答
質問者が選んだベストアンサー
(1) ・ブール代数の完全系は理解していますか? ・XNORの真理値表は理解していますか? すべての論理式をその演算だけで表現できたら完全系、できない論理式があれば完全系では無いということです。 まずは、1変数だけのときの全ての論理式(0,1, x, NOT x)を xとXNORだけで作れるかやってみましょう。 (2) 全加算器ですから、 A,Bの2入力と、下からのキャリーC0の3入力から足し算の結果S= A+B+C0 と繰り上げC1 を出力する回路です。 3入力ゲートでもない限り、Sの計算だけでXORを2つ使います。 ANDとORとNOTで構成したら、XOR一つにつきANDとORと合わせて3つ使います。 これに、キャリーの分のゲートも必要なので、これだけで、少なくとも4つは作れないことはわかります。
関連するQ&A
- 論理回路
ダイオードによるORゲート、ANDゲート、 トランジスタによるNOTゲート、NANDゲートが論理回路として 機能する理由を、ダイオードとトランジスタの特性をふまえて説明お願いします。
- 締切済み
- その他([技術者向] コンピューター)
- 加算回路をMIL記号を用い図示せよとの問題について
「4ビット同士の加算回路をMIL記号を用いて図示せよ」という問題はどういう考え方をすればよいのでしょうか? IT基礎論という科目での問題で、答えは一応あるのですが(下の画像です)何故そういう答えになるのかが分からず困っています。回路にはORゲート、ANDゲート、NOTゲート、XORゲート以外は使用するなとのことです。 また、この後の問題で作図した回路をトレースして2進数「1101と1110の和」を求めよという問いもありますが、これもやり方がわかりません。 どちらか片方だけでも構いませんので、お時間のある方どうかよろしくお願いいたします。
- ベストアンサー
- 情報工学
- CMOS XOR回路の実現
pMOS nMOSを組み合わせたCMOSゲートで XOR回路を作成するという課題でつまづいています。 AND,OR,NOTゲート等を組み合わせるのではなく、 単一のCMOSゲートとして構成するというものです。 NANDゲート,NORゲートの組み方などは各所で紹介されているのですが、 XORゲートの組み方がわかりません。 ご教授お願いします。
- ベストアンサー
- 物理学
- [論理回路] ゲートの万能性の判定方法
最近独学で論理回路を勉強している者です。 ある本に以下のゲート(素子)の組み合わせは万能(任意のブール 関数を表現できる)であるとあったのですが、 (1){AND, NOT} (2){OR, NOT} (3){NAND} (4){NOT} ((3)、(4)は単一種類のゲートですが、便宜上集合表現にしました) これに関して次の(A)、(B)の疑問が浮かびました。 (A)(1)~(4)以外に((1)~(4)を部分集合として含まない)万能 であるゲートの組み合わせは存在しないのか? (B)あるゲートの組み合わせ(たとえば{XOR}、{XOR、NOT}など) が万能性を持たないことはどうやって証明すればいいのか? ご存知の方、ご教示をいただければ幸いです(参考文献の指示等 でもありがたいです)。 どうぞよろしくお願いいたします。
- 締切済み
- その他(学問・教育)
- 論理回路問題
デジタル値で8ビットの擬似正弦波を発する論理回路の設計をしたい。 1、Dフリップフロップを用い、nを入力し4n(8≦n≦64)をカウントする時に値を0にリセットする8ビット同期式のカウンタの回路図を書きたい 8ビットのインクリメント回路を使ってよい。 2、1の正しく動作する為の最大動作周波数を求めたい 3、8ビットのtと6ビットのnを入力してsinπt/2n(8≦n≦64)の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する 8ビット加算回路、減算回路及び8ビット入力16出力の乗算回路を使ってよい 4、3の回路の入力tが変化したときの伝播遅延時間は? 5、1と3より目的の回路を書く。 6、5での回路が正しく動作する最大動作周波数は? NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR 各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか? 宜しければお願いします
- 締切済み
- その他(学問・教育)
- 乗算回路の問題
加算回路を2つと、いくつかの論理ゲートを用いて 4bit(a2,a2,a1,a0)*3bit(b2,b1,b0)の乗算回路(出力7bit=c6,c5,c4,c3,c2,c2,c0) を設計せよ という問題です。 正直良く分かりませんが、4bitの加算回路と3bitの加算回路をANDゲートでつなげばいいのですか。 なんか全然あってないような気がします。 分かる方がいらっしゃいましたら、ご教授お願いします!
- ベストアンサー
- ハードウェア・サーバー
- 論理回路
簡単な問題だと思うんですが、まったく分からないのでおしえてください。 1.ド・モルガンの定理を用いて次の式をANDとNOTだけ、またはORとNOTだけで表す。 (1) A・(B+C) (2) A・(~B)+(~A)・B 2.次の論理式表す論理回路を表す論理回路を2入力NANDだけでつくる。 A・(~B)+(~A)・B 以上です。 一応、1の(1)、(2)は自力でやって (1)=~{(~A・B)・(A・~B)} (2)=~(~A+B+A+~B) だったんですが、まちがってないですか? 2番の問題はわからないんでお願いします。
- ベストアンサー
- その他(学問・教育)
- 4入力XORの論理式
4入力XOR A【XOR】B【XOR】C【XOR】D この式のカルノー図を描くと 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 というように0と1が並びます。 これを簡単化出来るのなら なるべく簡単化して、XORを使わない 論理式を出したいのですがどうすればいいですか? そのあと、74シリーズのIC(OR、AND、NOT、NANDだけ) をつかって実体回路図を描くので論理式は出来るだけ 簡単にお願いします。
- ベストアンサー
- その他(学問・教育)
- 論理回路の問題を解いているのですが、
論理回路の問題を解いているのですが、 「F=AB+BC+CAを AND と EX-OR のみを用いて回路図をかけ」 という問が解けません。 どのようにして解くか分かる方がいらっしゃれば、回答をおねがいします。
- 締切済み
- その他([技術者向] コンピューター)
- 以下の論理回路をANDゲート、ORゲート、NOTゲ
以下の論理回路をANDゲート、ORゲート、NOTゲートを用いて設計せよ。 x0,x1,x2,という参入力よz0,z1,z2という3出力の論理回路で 入力が 0,1,2,3のときは、それより大きい値の出力、 4,5,6,7のときは、それより小さい値の出力する論理順序回路を設計せよ。 という問題です。 問題の意味を自分なりに理解して 入 出 0 1 1 2 2 3 3 4 4 3 5 4 6 5 7 6 というふうに「それより大きい」と「それより小さい」をそれぞれ「1大きい」、「1小さい」と定義したのですが、これでいいのでしょうか?
- ベストアンサー
- ハードウェア・サーバー
お礼
回答ありがとうございます。 参考にさせて頂きます。