ALTERA CPLD MAXIIのセキュリティ

質問

ALTERA　CPLD　MAXIIのセキュリティについて教えて下さい。ＣＰＬＤを使用したことはありません。導入を検討している段階です。

TTL（LS７４シリーズ）で作成した回路をCPLDに入れたいと考えています。理由は、回路を隠したいからです。

ＭＡＸIIの説明を読んだのですが、私では理解できませんでした。ＣＦＭ（コンフィギア　フラッシュ　メモリ）はセキュリティ対策がされているが、ＵＦＭ（ユーザー　フラッシュ　メモリ）はアクセス可能と書かれています。　回路を隠すことは出来るのでしょうか？　出来ないのでしょうか？　また、ある程度の技術のある方が取り組めば、回路は解読されてしまうことがあるのでしょうか？

『ＣＦＭブロックにプログラムされたデータへのアクセスを制御するプログラム可能なセキュリティ・ビットがあります。このセキュリティ・ビットがプログラムされている時には、ＣＦＭブロックに格納されたデザイン・プログラミング情報をコピーしたり、取り出すことはできません。』と説明書に書いてありますが、セキュリティ・ビットはどこで設定するのですか？開発するソフト上でしょうか？

ＣＦＭに格納されるデザイン情報とＵＦＭに格納されるデザイン情報には違いがあるのでしょうか？

教えていただけると幸いです。

回答No.1

axel_eye · ベストアンサー

CPLDは使った事がありません。ALTERの製品はFPGAを少し使ったレベルですが、

少なくともCFMに書き込んだデザイン情報は、セキュリティ・ビットを立てた場合、通常のJTAGを用いた読み出しでは読み出しできないはずです。

が、しかし、解析しようと思えばある程度解析は可能です。
CPLDだけとりはずして、入力ビットに全ビットパターンを入力し、出力パターンのログを取れるような回路を作成し、パソコンなどに保存できるようにしておけば、入力パターンと出力パターンの関係からどのようなロジックが組まれているかある程度の推測は可能です。
これは、個人レベルでもある程度回路知識があればできるのではないでしょうか？
ただ、CPLD内に組む回路規模や複雑さによっても推測できる範囲は変わってくると思います。

もう一つの手段として、チップ表面を削って半導体レベルで確認する方法です。電子顕微鏡などで回路パターンを確認します。この方法だと隠蔽してあっても確実に解析できる事と思います。ただし、これを行うには数千万円でのコストがかかりますので、個人レベルでは容易ではないと思います。

セキュリティ・ビットは、Qualtus2でセットするようです。
http://www.altera.co.jp/support/kdb/solutions/rd07212010_295.html

CFMとUFMの違いは、CFMがデザインを格納するフラッシュであるのに対し、UFMはデータを格納するフラッシュの違いがあると思います。ざっと見る限りでは、UFMにデザインを格納する事はできないのではないでしょうか？間違ってたらすみません。

お礼

axel_eye様

　ご回答ありがとうございました。良く分かりました。MAXIIを使ってみることにします。