Tフリップフロップを用いた順序回路の実現方法

このQ&Aのポイント
  • 入力をx, Dフリップフロップの出力の組を(y1, y2)とし、論理式D1=¬x・y1+x・¬y1およびD2=y2・y1+¬y2・¬y1、出力をz=y1・y2とする順序回路をTフリップフロップを2つ用いて実現する方法について説明します。
  • 簡単化した論理式では、D1=x(xor)y1およびD2=¬{x(xor)y1}となります。Tフリップフロップを用いた場合、Dフリップフロップと同様の計算結果を得ることができます。
  • Tフリップフロップは、入力Tと現在の出力との排他的論理和を出力します。教科書には立ち上がりで反転すると記載されていますが、排他的論理和については触れられていません。
回答を見る
  • ベストアンサー

論理回路の問題についての質問です。

論理回路の問題についての質問です。 入力をx,Dフリップフロップの出力の組を(y1,y2),出力をzとし、以下の論理式で表されるDフリップフロップを2つ用いた順序回路の機能を、DフリップフロップではなくTフリップフロップを2つ用いた順序回路として実現せよ。ただし、Dフリップフロップの時点t+1における出力は、時点tにおける入力Dと一致し、Tフリップフロップの時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和として与えられる。 D1=¬x・y1+x・¬y1 D2=y2・y1+¬y2・¬y1 z=y1・y2 論理式を簡単化すると、 D1=x(xor)y1 D2=¬{x(xor)y1} となるので、Tフリップフロップを用いた場合、計算すると図のような回路になりましたが、この回路で正しいでしょうか? また、基本的なTフリップフロップは、いつも問題の様に時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和となっているのでしょうか? 教科書には立ち上がりで反転する、と書いてありましたが、排他的論理和については触れていませんでした。 よろしくお願いします。

この投稿のマルチメディアは削除されているためご覧いただけません。
noname#218119
noname#218119

質問者が選んだベストアンサー

  • ベストアンサー
  • Tacosan
  • ベストアンサー率23% (3656/15482)
回答No.2

問題文にあるように T-FF で「時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和として与えられる」とすると, これは結局「T と Q の排他的論理和」を D入力として受け取る D-FF とみることができます. んで, そう考えるとあなたの図はおかしい. 前段はいいけど後段が間違っている. 時刻t+1 でどのような出力に変化するか, きちんと確認してみてください. というか, 質問文中にある「論理式を簡単化すると」のあとの D2 がそもそもおかしい. その上の式には y1, y2 があるのになんで「簡単化」したら y1 と x が右辺にある?

noname#218119
質問者

補足

Tacosanさん、ご確認ありがとうございました。 まず、論理式を簡単化したD2は、D2=¬{y1(xor)y2}の写し間違いでした。すみません。 また、後段のTフリップフロップに関しましては、何か勘違いをしていたみたいで、 条件の排他的論理和を入力しないといけないと思っていました。 再度確認したところ、D2=¬{y1(xor)y2}=¬y1(xor)y2なので、 ¬y1を後段の入力に接続すればいいという結果になりましたが、これで間違いはないでしょうか。

その他の回答 (1)

  • Tacosan
  • ベストアンサー率23% (3656/15482)
回答No.1

あなたの絵だと Tフリップフロップは T とクロックの 2つの入力を持っていますが, 「教科書の Tフリップフロップ」は T入力だけを持ち, この T の立ち上がり (または立ち下がり) で出力が反転するように描かれているのではないでしょうか. 「普通の Tフリップフロップ」は後者の教科書に描かれた動作をするはずです.

noname#218119
質問者

補足

Tacosanさん、回答ありがとうございます。 おっしゃる通りでした。ということは、この問題だけ、特別に指定されているということですね。 もしよろしければ、回路図が合っているかの確認もお願いします。

関連するQ&A

  • 論理回路問題

    デジタル値で8ビットの擬似正弦波を発する論理回路の設計をしたい。 1、Dフリップフロップを用い、nを入力し4n(8≦n≦64)をカウントする時に値を0にリセットする8ビット同期式のカウンタの回路図を書きたい 8ビットのインクリメント回路を使ってよい。 2、1の正しく動作する為の最大動作周波数を求めたい 3、8ビットのtと6ビットのnを入力してsinπt/2n(8≦n≦64)の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する 8ビット加算回路、減算回路及び8ビット入力16出力の乗算回路を使ってよい 4、3の回路の入力tが変化したときの伝播遅延時間は? 5、1と3より目的の回路を書く。 6、5での回路が正しく動作する最大動作周波数は? NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR  各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか? 宜しければお願いします

  • 7セグメントのディスプレイの論理回路の課題について

    図1に表す順序回路を作りたい。 この回路は入力としてReset信号とクロック信号があり、出力として7セグメントのディスプレイがある。 回路の中央部が4つの状態を持ち、クロック信号の立ち上がりの時のみ状態遷移を行い、各状態に対応した10進数の数字を2進コードX1,X2,X3,X4(X1が上位)でディスプレイ・デコーダへ出す。 デコーダは2進数を入力として、入力を表す10進数の数字をディスプレイに表示するための出力a,b,c,d,e,f,gを出す。 ディスプレイは7セグメントa,b,c,d,e,f,gよりなり、それぞれ信号a,b,c,d,e,f,gガ1の時光る。 今は、自分の学籍番号(最後の4桁今回は1089)を状態10進コードとする。 入力Resetが1なら初期状態(A3)になる。その以外はクロック信号の立ち上がりにより(A3→A4→A5→A6→A3・・・のパターンで)状態遷移する。 クロック信号が立ち上がらないときは、回路の現状態が保持されている。 この回路をポジティブエージ型Dフリップフロップによって構成せよ。 そこで以下の設問すべてに答えなさい。 (1)ムーアが型順序機械に基づく、中央部の状態遷移図と状態遷移表を求めよ。 (2)中央部の拡大要求表を作成し、カルノー図により簡単化し、各フリップフロップの入力方程式を求めよ。 (3)現状態を入力とし、a,b,c,d,e,f,gを出力とする7セグメントデコーダ真理値表を書け(空欄を埋めよ)。 (4)出力a,b,c,d,e,f,gの論理関数を、それぞれカルノー図を用いて簡単化せよ。ただし、論理簡単化の際にはドントケーアを利用すること。 (5)入力方程式と出力式をAND-OR-NOTゲートとDフリップフロップで構成を求めよ。 の問題をかなりの期間考えてるのですがわかりません。  教えてください。

  • カウンターを使い回路を作成する問題です

    5->6->2->1と表示して5に戻る回路を作成する.ただし,2入力NANDとDフリップフロップのみを使用することとし,Dフリップフロップは正負両方の出力を使用して良い この回路を,2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する.カウンタはいま何桁目を表示しているのかだけを記憶しており,カウンタ値が00,01,10,11のときはそれぞれ一,十,百,千の桁を表すとする.組み合わせ回路はカウンタ値{C1,C0}を入力とし,それが示している桁の値を4ビットの符号なし二進数{O3,O2,O1,O0}で出力する.例えば1234場合は,カウンタが00の時は一の桁の4を,01の時は十の桁の3を,という風に組み合わせ回路が出力する. 以下の問に答えよ. 問1 この組み合わせ回路の論理式を示せ. 問2 このカウンタを設計し,図示せよ. 問3 問2で設計したカウンタの値を問1の組み合わせ回路に入力し,組み合わせ回路の出力をDフリップフロップで保持することにして,全体を完成させて図示せよ. 問4 この回路の最大動作周波数を計算せよ.ただし,Dフリップフロップの遅延時間,セットアップ時間,ホールド時間はそれぞれ10.5ns,3.0ns,1.0nsで,NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns,5.5nsとする. この問題がわかりません。 よろしくお願いします。

  • 電験三種 論理回路の考え方

    いつもお世話になります。 電験三種の勉強をしているのですが、論理回路の考え方についてどうも理解出来ませんのでご教示をお願いいたします。 過去問で、添付画像の論理回路のタイムチャートで、入力、出力の組み合わせが正しいは1~5のうちどれかという問題なんですが、 一つずつ出力を順を追って考えていけばわかる問題だとは思うのですが、どうも私の場合こういう類の問題が苦手です。 わかりやすい問題の解き方はないでしょうか? たとえばこういったフリップフロップが含まれている回路をブール代数をつかって表す事も可能なのでしょうか? 以上ご教示お願い致します。

  • 論理回路の問題

    この問題教えてください。 論理回路、ド・モルガンの定理、排他的論理和の展開、加法標準形、乗法標準形

  • 論理回路の問題を教えてください。

    論理回路の問題を教えてください。 以下の問題について、(1)と(2)は一応解きましたが、(3)が解けませんでした。 どなたか(1)、(2)の添削も含め、(3)の解説をお願いします。 問題 図2.2は、ある同期式順序回路のタイムチャートを示している。 この同期式順序回路は、Reset信号が1の時CLK信号の立ち上がりエッジに同期して動作し、 1CLKサイクルの間Outに1を出力し、続く2CLKサイクルはOutにOを出力する動作を繰り返す。 (1)この同期式順序回路を3つの状態A,B,Cをもつ状態機械として設計する時の状態遷移図を示せ。 ただし、Resetが0のときは状態Aとなること。 (2)3つの状態A、B,Cに対して2つの状態変数S1、S2を表2.1のように割り当てる。 1CLKサイクル後の状態をS1’,S2’とする時、S1’とS2’および出力Outを S1とS2を用いた式で表せ。 (3)この同期式順序回路を2つのDフリップフロップを用いて設計し、その回路図を示せ。 問題は以上です。 (1)は、添付した写真の上の図です。 (2)は、表2.1にS1’とS2’とOutを足して、それぞれの値が1の時を選ぶと、 S1’=¬S1・S2 S2’=¬S1・¬S2+S1・¬S2=¬S2 Out=S1・¬S2 となりました。 (3)は全くわかりませんでした。 よろしくお願いします。

  • 論理回路:「カウンタ」は何を「カウント」するもの?

    論理回路の勉強をしています。 カウンタなのですが、カウンタは何をカウントするのでしょうか? 図を見ればクロックの動きによって出力Qの動きを表で書いたりは一応できるのですが、何をしているのかがよくわかりません。 その前のフリップフロップを勉強しているときとの違いがわかりません。 よろしくお願いします。

  • 論理回路について。

    1、AND回路の論理式を言え。と言う質問に対し、何と答えたらよいのでしょうか? AandB=0、AバーandB=0、AバーandBバー=1……、と答えればいいのでしょうか? 2,フリップフロップがいまいちよく分かりません。ある瞬間の状態を保存することと言われても、いまいちイメージが湧かないのです。教えていただけませんか?.

  • (論理咳,論理和,排他的論理和)基本情報処理の問題

    今基本情報処理の勉強をしているのですが、 論理咳,論理和,排他的論理和の問題で、いまいちわからない部分がありますので教えてください。 【問題】 ビット数が等しい任意のビット列aとbに対して、等式=bと同じことを表すものはどれか。  ここで、AND,OR,XORはそれぞれ,ビットごとの論理咳,論理和,排他的論理和を表す。 ア a AND b = 00…0  イ a OR b = 11…1 ウ a XOR b = 00…0 エ a XOR b = 11…1 解答  「ウ a XOR b = 00…0」 となっているのですが  この質問に出ている 「00…0」 or 「11…1」は何を表しているのでしょうか?    「00…0」 = 全てのビットが0になる  「11…1」 = 全てのビットが1になる  という意味を指しているのでしょうか?

  • 論理回路

    大学の実験で10個の回路の課題がありどうしても2つだけわかりません。真理値表と回路図が必要なんですけど・・・ ひとつは比較回路を作成するというもので入力A1、A0、B0、B1があり出力が|A1A0-B1B0|≧2のとき1、|A1A0-B1B0|<2のとき0というものです もう一つがまったくわからなくフリップフロップを3段使い、非同期型8進(2進3bit)カウンタ構成せよというものです。 このふたつが全然わかりません。 だれかわかるかたおねがいします。