• ベストアンサー

3SK22というFETはデュアルゲートではないのでしょうか。

FET規格表2008/2009を見ていたところ、 『3SK22』がシングルゲートのところに記載されていました。 逆に、『2SK254』はデュアルゲートのところに記載されていました。 少なくとも3SK22はG1とG2がありますから、デユアルなゲートなのではないのでしょうか? なお、サイトの中には、 ~~デュアルゲート(4本足)FETの3SK22を用いた~~ などという記述も見られるため、正確なデュアルゲートFETの定義が知りたいです。 以上、よろしくお願いします。

  • 科学
  • 回答数2
  • ありがとう数1

質問者が選んだベストアンサー

  • ベストアンサー
  • tadys
  • ベストアンサー率40% (856/2135)
回答No.2

3SK22はゲートが2つあるのでデュアルゲートです。 普通のFETでは3SK22のG2に相当たるゲートはパッケージ内でソースに接続されています。 3SK22の使い方としてはG2とソースを接続して使うことが多いので使い方としては普通のシングルゲートのFETと同じになります。 これとは別に素子の内部で2つのFETをカスコード接続にしたFETがあってそれもデュアルゲートFETと呼ばれています。 これはG2を高周波的に接地してミラー効果を抑えることで高周波特性の改善を図ったものです。 通常デュアルゲートFETとしてはこちらのタイプを示すことが多いので使い方の異なる『3SK22』をシングルゲートに分類したのでしょう。 カスコード接続にしたFETのG2を素子内でソースに接続したものもあってこちらの場合電極の数は3本になので型名は2SK...となります。 『2SK254』はこちらのタイプではないでしょうか。

参考URL:
http://www.datasheetarchive.com/pdf-datasheets/DataBooks/Book-18275.html
sayaama
質問者

お礼

完璧な回答、ありがとうございました。

その他の回答 (1)

回答No.1

うろ覚えですが,3SK22はデュアルゲートではなくて,ゲートが一つで,2SK???ではソースに接続されているサブストレートが引き出されていたはずです. '70年代にはその手のFETがMOSでもジャンクションでも色々出ていました. > なお、サイトの中には、 > ~~デュアルゲート(4本足)FETの3SK22を用いた~~ > などという記述も見られるため、 シロートの浅間山は噴火していますね. > 正確なデュアルゲートFETの定義が知りたいです。 ゲートが2個あるFETがデュアルゲートFETです.

sayaama
質問者

補足

回答ありがとうございます。補足しますと、FET規格表の外形図を見ますと、3SK22の足は4本で、ドレイン,ソース,ゲート1,ゲート2(ケース)と書かれています。また、3SK20,3SK21もシングルゲートに分類されていますが、ドレイン,ソース,ゲート1,ゲート2と書かれており、(ケース)の記述もありません。 3SKというからには、接合面が3つだと思うので、4つの素子(正しい表現かどうかわかりませんが)から構成されてると思うので、4つの素子-足が4本-ゲートが2つ⇒デュアルゲートと考えたのですが、FET規格表ではシングルゲートに分類されています。なぜ? という、質問です。

関連するQ&A

  • ECMのインピーダンス変換で高ゲート抵抗が要る理由

    ECMのインピーダンス変換において、高ゲート抵抗が内蔵されているFET(2SK1109等)が必要であるという共通の了解があります。 でも、1GΩの抵抗は売っています。例えば2SK880-GRのゲート端子に1GΩのアキシャルリードの抵抗を接続しても2SK1109と同じようにはならないのでしょうか?

  • n-CH MOS FETのみ

    こんにちは、以下について質問させてください モータを正転、逆転をするのにHブリッジをn-ch MOS FETのみで組みたいのですが、中々うまくいきません。 回路については次のようなものを組んでみました。 (図が汚くてすみません。すみませんがフォントを見やすい物に直して見てください。) 電源電圧=12V、入力電圧=5V、Tr1=C1815-GR, Tr2=A1015, FET1=K2586 抵抗値はE系列のものではなく計算したものの値を小数点以下を切り捨てた大体のものです(計算結果は不安ですが…)。単体の構成は 上段のみ…Vcc→FETのD→FETのS→モータ→GND 下段のみ…Vcc→モータ→FETのD→FETのS→GNDです… 全体は   Vcc(12V) Vcc(12V)   | |   | |   | |   | |   | | C(Tr1) | |---------B(Tr1) | | E(Tr1)---| | | |  | 入力(5V)--抵抗(6.1KΩ)---| | D(FET1) | |-----抵抗(73Ω)---G(FET1) | | S(FET1) | E(Tr2)---| | |---------B(Tr2) | C(Tr2) | | | | | | M GND | |      |    |   Vcc(12V)    |   |    | |    | C(Tr1) | |---------B(Tr1) | | E(Tr1)---| | | |  | 入力(5V)--抵抗(6.1KΩ)---| | D(FET1) | |-----抵抗(73Ω)---G(FET1) | | S(FET1) | E(Tr2)---| | |---------B(Tr2) | C(Tr2) | | | | | | | | | | | GND GND ※今は、下段のゲートとGND間にプルダウン用の抵抗20Kを入れてあり、上段のゲートとGND間にも同じ抵抗が入れてあります。ただ、上段について、どこかのサイトでプルダウン抵抗をモータの端子(上段のゲートと上段のソース間、、上段のゲートと下段のドレーン間、どちらか判りません)に持っててもよいとの記述があったような無かったような・・・どれが良いのでしょうか? この回路で下段についてはうまくいってると思うのですが(回ってるし・・・)上段がやっぱっりうまくいきません、発熱がすさまじくモータはかなり低速です。何かいい方法はないでしょうか?できれば負電源は使いたくないのですが…

  • ゲートにかける電圧の制限方法?(ゲートの保護回路)について

    ゲートにかける電圧の制限方法?(ゲートの保護回路)について こんにちは、以下について質問させてください。 まずは、現状を書きますと… 現在DCモータを回すのにFETでHブリッジを組んでいます。 回路図は写真のようにしようかと考えています。電源電圧は24Vです。 今回聞きたいのは、ゲートにかける電圧の制限方法です。制限という表現が合っているのかは解りませんが… 今回使用を考えているFETはVGSが±20Vの物です。今までは12V程度の電圧で制作していたのでゲートには0V-12V程度しか電圧がかからず、最大でもG-S間電位差は12V程度だったので写真(D1 ZDIODEとD2 ZDIODE無しの状態)のような回路図でもいけたのですが、 今回24VにしたことでG-S間電位差が最大24V程度となりFETの定格VGSをオーバーしてしまうため何かしら考慮する必要が出てきました。 というわけで、 インターネット(FET ディスクリート FAQ サポート ルネサスエレクトロニクス FAQ-ID : fet-1401 2SK1288の保護ダイオード)        (URL:http://www2.renesas.com/faq/ja/f_fet.html) を参考に写真(D1 ZDIODEとD2 ZDIODE有りの状態)のような回路を考えてみたのですが自分でも????というような感じです。 そもそも、ツェナダイオードをこのように使っても大丈夫でしょうか? 計算したところゲート電流は±300mA程度なのですが、ツェナダイオードは無事なのでしょうか? この部分の動作は、 下段はプッシュプルからの出力とGNDとの電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R11に流れる電流が増えその結果、 抵抗部分での電圧降下が大きくなり、下段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最大電圧)。 上段はプッシュプルからの出力と電源電圧との電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R5に流れる電流が増えその結果、抵抗部分での電圧降下が大きくなり、上段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最小電圧)。 でいいのでしょうか???もし、そうだとすると現回路ではツェナダイオードに過電流が流れ(抵抗はFETの立ち上がり周波数を高くするために、かなり小さく(82Ωを予定)してあるので)、死んでしまうのではないか?などとも思うのですが(無事かと聞きつつも…)どうなのでしょうか?? 仮に大丈夫だったとした場合、ツェナダイオードのスイッチングノイズ除去にコンデンサ(電解とセラコン)を入れようと思うのですが、効果は期待できるのでしょうか?入力容量が増えるだけのような気もするのですが…もし、メリットがあるとしたらそれぞれどの程度が望ましいんでしょうか?一様ツェナダイオードの電圧は12Vを予定していますがこの辺はカットアンドトライでやった方が無難でしょうか? また、別案として ゲートドライバ用に12V電源を作り、下段は0V-12V、上段は12V-24Vで信号をスイングさせようかとも考えたのですが、どう考えても上段のプッシュプルの前段が大変なことになりそう なのは目に見えてるし… G-S間に抵抗(抵抗6,12)を入れて分圧してゲート電圧を調整しようかとも考えたのですが、ゲート抵抗がそもそも、かなり小さいため追加の抵抗も小さくしなくてはならず、電力の無駄になってしまうため 今回は却下としました。今では抵抗5,10の1000倍程度以上を予定していますが特に根拠は無いです。今回の回路ではそんなに必要もないような気が… 基本的には写真のような回路図で行ってみたいのですが(ゲート保護は別として…)他に何かいい方法はないのでしょうか?また、一般的にどのような手法が用いられているのでしょうか? よろしくお願いします。他にもお気づきの点があればご指摘いただけると嬉しいです。 先ほど処理や写真を間違えて2回ほど削除してしまいました。見てくださった方がいたらすみませんでした。

  • デュアル1G、シングル1.5G。どちらが良い?

    パソコンを購入しましたが( Dynabook AX/53C )、 添付のメモリーは〔512M×2〕のデュアルチャンネルですが、 手元に1Gのメモリーがあります。(もちろん同規格)。 そこで〔512M+1G〕のシングルチャンネルも構成できます。 さて、どちらが良い(速い)ものなのでしょうか?

  • MOS-FETの高速スイッチでアンダーシュートを消すには?

    高電圧(300V)をOn-Offするのに日立のMOS-FET 2SK3234を使って簡単なスイッチを作りました。回路はhttp://documentation.renesas.com/jpn/products/transistor/rjj03g1069_2sk3234ds.pdf に載っている簡単なスイッチング時間測定回路です。ゲートに加えるパルスは幅500usの5VTTLをマイコンで作って、1Hzで直接ドライブしています。なるべく配線は短くするようにして回路を組んだところ、スペックに近い高速の立ち上がり、立下り時間を持ったソースドレイン間電圧Vdsを観測できました。ですが、ターンオンした際に、Vdsが300Vから0V(グランドレベル)を通り越して、-10V程度まで一旦下がり、時定数が100us程度のカーブを描いて0V付近に戻るような、アンダーシュートが見られます。 回路図にある抵抗RLやRGの値をいろいろ変えてみたのですが、やはり同じような時定数のアンダーシュートが見られます(ただし-10Vという大きさは変化しました)。 原因を考えたのですが、FETは初めて使ったので、よくわかりません。これを防ぐには何か方法があるのでしょうか?だれか経験のある方がおありでしたら、教えていただけないでしょうか。

  • 昇圧回路とゲート信号の関係?

    昇圧回路とゲート信号の関係? 昇圧回路のゲート信号の減衰がひどくて悩んでいます。 ゲートが上手くドライブできていないのか、他に原因があるのか… よろしければ、アドバイスいただけないでしょうか。 現在、写真のような昇圧回路を組んでいます。FETはK2586、TrはB1381とD2079です。ベース電流とコレクタ電流に比は1対10になるようにセットしてあります。 F.G.の波形は0V,12Vの矩形波です。 電圧制限用のフィードバックはR4,R5でOUTを分圧し、分圧した電圧をZD→トランジスタに入力し、FETのゲート信号を制限するものです。今はR4、R5を同じにしてZDを12Vを使っているのでOUTは24Vになっています。 今回質問したいのは、 1. ゲートに接続しない状態でプッシュプル回路に入力するF.G.の周波数を150kHz程度にすると12Vあった出力信号波形が3V程度になってしまいます。なぜなのでしょうか?(周波数を下げると問題はない) 2. しっかり波形が出ている状態(周波数が低い)でゲートにつなぐとA点の電圧が10V程度になってしまいます。 FETをONするために必要な電圧は4Vなので条件を満たしているようにも見えますが、A点の信号が減衰してしいます。考えられる理由って何なのでしょうか? 3. 逆に周波数を上げるとA点の信号が0V、1V程度の矩形波になってしまいます。フィードバック回路が問題なのかと思い、はずして試した所、0V,2V程度の矩形波になったが、かなり減衰していることには変わりはありませんでした。 フィードバック回路を付けた場合、OUTの電圧が24Vで安定しているので、フィードバックはできているとは思うのですが、フィードバック信号が無くなった時に出るA点の信号は、なぜ、12Vから1V程度まで減衰してしまいのでしょうか? また、フィードバック信号を外した場合でも12Vから2V程度に減衰してしまうのは何故なのでしょうか? 最低でも4Vは無いといけないのでFETが非常に発熱してしまいます 出力波形がしっかり出ている(周波数が低い)まま昇圧を続けると磁気飽和を起してしまいまい発熱し、周波数を上げると出力波形が大幅に減衰し、FETを上手くスイッチングできなくて発熱してしまいます。 4. 実験しやすいように(こうしないとFETのスイッチングを見れない…?)コイルの部分を抵抗に置き換えたのですが信号つぶれは殆ど起きませんでした。FETのドレーンの負荷の種類とゲート信号の減衰には何か関係があるのでしょうか。 以上の点についてよろしくお願いします。

  • デュアルチャンネルって??

    デュアルチャンネルって?? 先日「メモリの種類と性能」という質問を、させて頂きました。 今日無事にメモリを購入しPCへ増設しましたが、そこで質問させてください。 PCはRZ52のXPで、本日購入したのは1G×2枚です。 http://www.vaio.sony.co.jp/Products/PCV-RZ72P/spec.html 取り付ける時に、実ははじめて説明書を読んだのですが・・・ Q.「おすすめ増設一覧表」というサンプルがあったのですが、1Gのメモリ増設サンプルが記載されていないのは何故なんでしょうか? (512MB×2+512MB×2などとしか、ありませんでした。) 1G×2と512MB×4では、パフォーマンスに違いが出ますか? Q.CPU-Zというソフトで「DUAL」となっていたのを確認しましたが、「デュアルチャンネル」とは何なんでしょうか? 動画がスムーズになる、ってことでしょうか?

  • ゲートドライブ電流決定

    FETのゲート抵抗選定について質問させてください。 CQ出版トランジスタ技術スペシャル No88 改訂新版ダイオード/トランジスタ/FET活用入門   という本の248ページに ゲート電流決定に関して Ig=Qg(d/dt)=Ciss(Vgs×d/dt)とあり更に Ipeak=(Ciss×Vgs)÷Tr とありました。 Cissで計算したものは例題として計算結果が載せてありました。 ここで出てくるCissなんですがデータシートを見ると測定条件にVgs=0と書いてあるのですがこの値を使ってもよいのでしょうか?? それともVgs=0でCissが最大になるからこの値を充電できれば良いという意味なのでしょうか? 参考サイトの4ページの図3-aを見るとFETの等価回路的なものが書いてあってG-D、G-S間にコンデンサが書かれているのですが この二つを充電すれば良いのですか?? でも、これも定義式に当てはめて計算するとCissだけが残ってしまいます… しかしながら、この参考サイトにはCissだけでは問題が生じるとありました。 以前から質問に答えてくださった方々の内容(又は参考サイト)からゲート電流を決定するのにi(rush)=Qg/tという式を教えていただいたので試しに計算比較してみました。 以下の内容で計算してみました。 素子 K2586 電源電圧 10V 負荷 モータ Max4A程度を想定 ゲート電圧 6V(4V駆動なので余裕を見て1.5倍にしました) スイッチング時間 1μs Cissのケース I=3550(pF)×6(V)÷1(μs)=21.3mA R=6(V)÷21.3(mA)=281.69Ω Qgのケース グラフよりQg≒70nc I=70(nc)÷1(μs)=70mA R=6(V)÷70(mA)=85.71Ω となり3倍以上差が出てしまいました。 使用するのはQgの値で良いんですよね…? 書籍に載っているくらいなのでそんなに大きな間違いがあるとも考えにくいのですがすが、参考サイトの内容や過去の回答者様の話の内容と比較するとどうにも本が間違ってるように感じています。 それともIgで示してある式には別の意図でもあったのでしょうか?? サイトに載ってるだけなら他の大量な情報で[間違ってるだろう]と判断もできそうですが本となるとどうにも気になってしまいます。 また、Qgを読みとる際にVDDの値が3種類程度しか書いてないのですが、これ以外の値を使いたいときはどうすれば良いのでしょうか?グラフに書いてある値で近い方を参照すれば良いのでしょうか?? また、Qgを読み取る際にVgsの値が大きくなるとQgが大きくなる理由って何なんでしょうか??読み方がおかしいのでしょうか? また、プルダウン抵抗の選定の際にCR時定数の考えでRを決定しようと考えているのですが、これもQgの値をFに直して計算すれば良いのでしょうか?? あれもこれもと質問が多くなってしまいましたが、よろしければお願いします。 参考にしたサイト(6ページあたり) http://www.fujielectric.co.jp/fdt/scd/pdf/SuperFAP-G.pdf データシート http://documentation.renesas.com/jpn/products/transistor/rjj03g0909_2sk2586ds.pdf

  • トランジスタの代替品の選択方法について

    トランジスタの代替品の選択方法についてです。 互換表のリストが一部の出版社から販売されていたり、トランジスタメーカーの廃番リストの横の代替品リストなどに代替品が記載されているので、それらから選択することになると思うのですが、オリジナルの規格と見比べてみると、必ずしも、数値がオリジナル以上ではなく、下廻っているものが記載されていたりします。 市販のアンプなどは最大規格ぎりぎりで設計されていないから、ちょっとぐらい下回っていても問題ないとのネット上の記載も多いですが、逆にすべての項目でオリジナルの規格を下回ってはいけないという記載も多いです。 みなさんそれぞれ、交換した経験から記述されていると思うのですが、そのなかで、 例えばhfeなどの規格で、これだけはオリジナルのスペックを下回ってはいけない。もしくは、同じ値にしなければならない。などの、代替品を選択する上での最低限の基準としているものを教えてください。

  • NchMOSFETでソースからドレインに電流を流す

    NchMOSFETの場合、ドレインが電源側でソースがグランド側で、 ゲート-ソース間に閾値電圧を印加すると、ドレインからソースに電流が流れると理解しています。 ただ、MOSFETは対称に出来ていて、ドレインとソースは逆にできると知りました。 以下のページにあるように、ソースからドレインに電流を流せるんですよね。 http://www.necel.com/ja/faq/f_fet.html#0301 この場合、ソースが電源側でドレインがグランド側になると思うのですが、 この場合もゲート-ソース間に電圧を印加するのでしょうか? それとも、ゲート-ドレイン間でしょうか? ある回路図で、NchMOSFETのドレインが接地されていて、ソースが電源につながっていました。この回路図の説明には、 「このFETを駆動するには、ゲート-ソース間に電源電圧+閾値電圧を印加する必要がある。」と記載されておりましたが、 理解できなくて、質問させていただきました。 この回路図の説明はあっているのでしょうか?