昇圧回路とゲート信号の関係？

質問

昇圧回路とゲート信号の関係？
昇圧回路のゲート信号の減衰がひどくて悩んでいます。
ゲートが上手くドライブできていないのか、他に原因があるのか…
よろしければ、アドバイスいただけないでしょうか。
現在、写真のような昇圧回路を組んでいます。FETはK2586、TrはB1381とD2079です。ベース電流とコレクタ電流に比は1対10になるようにセットしてあります。
F.G.の波形は0V,12Vの矩形波です。
電圧制限用のフィードバックはR4,R5でOUTを分圧し、分圧した電圧をZD→トランジスタに入力し、FETのゲート信号を制限するものです。今はR4、R5を同じにしてZDを12Vを使っているのでOUTは24Vになっています。

今回質問したいのは、
1.　ゲートに接続しない状態でプッシュプル回路に入力するF.G.の周波数を150kHz程度にすると12Vあった出力信号波形が3V程度になってしまいます。なぜなのでしょうか？(周波数を下げると問題はない)

2.　しっかり波形が出ている状態(周波数が低い)でゲートにつなぐとA点の電圧が10V程度になってしまいます。
FETをONするために必要な電圧は4Vなので条件を満たしているようにも見えますが、A点の信号が減衰してしいます。考えられる理由って何なのでしょうか？

3.　逆に周波数を上げるとA点の信号が0V、1V程度の矩形波になってしまいます。フィードバック回路が問題なのかと思い、はずして試した所、0V,2V程度の矩形波になったが、かなり減衰していることには変わりはありませんでした。
フィードバック回路を付けた場合、OUTの電圧が24Vで安定しているので、フィードバックはできているとは思うのですが、フィードバック信号が無くなった時に出るA点の信号は、なぜ、12Vから1V程度まで減衰してしまいのでしょうか？
また、フィードバック信号を外した場合でも12Vから2V程度に減衰してしまうのは何故なのでしょうか？
最低でも4Vは無いといけないのでFETが非常に発熱してしまいます

出力波形がしっかり出ている(周波数が低い)まま昇圧を続けると磁気飽和を起してしまいまい発熱し、周波数を上げると出力波形が大幅に減衰し、FETを上手くスイッチングできなくて発熱してしまいます。

4.　実験しやすいように(こうしないとFETのスイッチングを見れない…？)コイルの部分を抵抗に置き換えたのですが信号つぶれは殆ど起きませんでした。FETのドレーンの負荷の種類とゲート信号の減衰には何か関係があるのでしょうか。

以上の点についてよろしくお願いします。

回答No.3

KEN_2 · ベストアンサー

ANo.1 です。
>対策として、フィードバック用のトランジスタの閾値を上げ、フィードバックする点をゲートではなくF.G.の方に持って行った方がいいのでしょうか…
>ここは重要だと思うのでもっと考えていきます
その通りです。
PWM変調でパルスのオンとオフの時間の比を変えることで、出力電圧のコントロールを行いますのでFGのパルス幅を変える必要があるのです。
以下の書籍は参考になるでしょう。
入力に交流信号を印加していますが、この入力部分にフイードバック回路の信号を印加して、電圧比較を反転させれば定電圧の昇圧電源になるのです。
PWM回路の基礎と実験
http://www.cqpub.co.jp/toragi/TRBN/trsample/2004/tr0403/0403sp3.pdf

後、前回の回答で追加の補足説明をしておきます。
1）2SD2079はエミッタフォロアですので、出力電圧はFGの12V-0.6Vで11.4Vになります。
　トランジスタのVbeが約0.6Vですので、Vce；2V～3Vはこの場合影響されません。
2）各TrのVbe/Vgsの入力側に約5倍から10倍程度の抵抗を挿入するとSW動作速度が改善されます。
　R1,R2,R3が100Ωなら470Ω程度が適当でしょう。（先の1.5倍は訂正します。もっと低抵抗と推定していたので・・・）
3）Trは2SB1381と2SD2079のドライバー回路に電圧増幅作用がありませんので、1段のTr増幅を設けるとFG電圧の12Vもの振幅は不要になるのと、2SD2079のSW動作を改善する抵抗追加が可能になりSW周波数動作限界が向上します。
4）なお、コイルの後にあるフライホールDiは高速動作のファーストリカバリーDiを使っていますね？ このDiの逆回復時間が大きいと電圧変換効率が低下と上限動作周波数が低下します。

＊思考錯誤で自作と実験の楽しみを満喫してください。

お礼

お返事ありがとうございます
参考書籍のほうは探して読んでみたいと思います

ダイオードは手持ちの関係上ショットキーバリアダイオードを用いています。

デューティ比を変えるとなるとONの時間が短くなったときの平均電圧が下がるのでゲートにかかる電圧も下がってくるような…とするとゲートも十分チャージできなくて、ドレーン、ソースが半開きになって発熱しないのでしょうか？

まぁ、じっくり行こうと思います

回答No.2

tadys

図の回路では上手く動作しません。

MOSFETのゲートは大容量のコンデンサのようなものなのでR3とゲート容量とでローパスフィルタになってしまいます。
ローパスフィルタですから周波数を上げればA点の振幅は落ちます。
振幅を落とさない為にはR3の値をゼロ（小さい値）にしなければいけません。
R3をゼロにするとR6につながるトランジスタに過大電流が流れます。

もともと、FETのゲート電圧を制御して出力電圧を制御しようという考えが間違えています。
図のような昇圧回路ではFETのオンの時間とオフの時間の比を変えることで出力電圧のコントロールを行います。
電圧を上げる時にはオンの時間を長くしてオフの時間を短くするように制御します。
図の回路ではそのような制御は出来ません。
専用のICを使わない設計は困難でしょう。

秋月電子でDC/DCコンバータ用のICを売っていますのでこれを使うのがいいでしょう。
http://akizukidenshi.com/catalog/g/gI-02793/

DC/DCコンバータでは周波数、出力電圧／電流などにより要求される回路の定数が異なってきます。
特にコイルは電流のピークの値でも磁気飽和を起こさないようなコイルを選ぶ必要があります。
事前にシミュレーションを行うことをお勧めします。
シミュレータはこんなところで入手できるでしょう。
http://www.torex.co.jp/japanese/
http://www.linear-tech.co.jp/designtools/software/

お礼

お返事ありがとうございました

よくよく考えるとFETはゲートに電荷をチャージするものですよね…
となると周波数を上げた時に矩形波に含まれる高周波成分が抜けてしまったのですね。

＞もともと、FETのゲート電圧を制御して出力電圧を制御しようという考えが間違えています。

そうでしたか。モータドライバのFETをPWMで駆動したりしていたので、このケースもそれでいいのかと思っていました。これってFETをアナログに使うのは好くないという解釈でよろしいのでしょうか？
専用ICもいいのですが、原理の勉強にならない気がして少し避けていました。

シュミレータはあまり使った事がありませんが、今後のために少しずつ覚えていきたいと思います

回答No.1

KEN_2

簡単にポイントのみ回答します。

1）・・・F.G.の周波数を150kHz程度にすると12Vあった出力信号波形が3V程度になってしまいます。なぜなのでしょうか？
コイルとFETの2SK2586の周波数特性でSW周波数の限界を超えていると判断されます。
普通に考えると80KHz～100KHzが上限周波数では・・・・

2）しっかり波形が出ている状態(周波数が低い)でゲートにつなぐとA点の電圧が10V程度になってしまいます。
・・・・A点の信号が減衰してしいます。考えられる理由って何なのでしょうか？
2SD2079のVce飽和電圧が2V～3Vありますので12Vの電源電圧12V-2Vの10Vになっています。

3）逆に周波数を上げるとA点の信号が0V、1V程度の矩形波になってしまいます。フィードバック回路が問題なのかと思い、はずして試した所、0V,2V程度の矩形波になったが、かなり減衰していることには変わりはありませんでした。
・・・・・フィードバック信号が無くなった時に出るA点の信号は、なぜ、12Vから1V程度まで減衰してしまいのでしょうか？
また、フィードバック信号を外した場合でも12Vから2V程度に減衰してしまうのは何故なのでしょうか？
Trは2SB1381と2SD2079のターンオフ時間が掛かっており、周波数が高いとTrのSW動作が追従しなくてハイレベルの10Vまで上昇できないのです。
TrのベースにR1,R2に見合った抵抗で蓄積キャリアを放電させる1.5倍～2倍程度抵抗を接続すると改善します。
2SB1381はベースと12V間に、2SD2079はベースとGND間に接続します。（ところでR1、R2は何Ωですか？）

>出力波形がしっかり出ている(周波数が低い)まま昇圧を続けると磁気飽和を起してしまいまい発熱し、周波数を上げると出力波形が大幅に減衰し、FETを上手くスイッチングできなくて発熱してしまいます。

4）　実験しやすいように(こうしないとFETのスイッチングを見れない…？)コイルの部分を抵抗に置き換えたのですが信号つぶれは殆ど起きませんでした。FETのドレーンの負荷の種類とゲート信号の減衰には何か関係があるのでしょうか。
電圧のフイードバック制御に『A』点にTrのコレクタを直接接続したら、R3とTrで分圧状態になるので、『A』点は当然FETのVgs電圧を引き下げます。
フイードバックでの電圧制御の方法を考えないとFETはアナログ領域の動作になり発熱します。

＊フイードバック制御の方法と接続点『A』点の再考を必要とします。

お礼

お返事ありがとうございます。
1）2）に関してデータシートを見たら確かにそうなってました…調べ不足でした。
おかげで3)についても理解できました。

抵抗値は…

出力電流はK2586の電荷量(140nQ)と任意の立ち上がり時間(1μs)より140mA、
ベース電流はその1/10とし、14mA、Vbe(SAT)が約2Vなので(12-2)/14　=71Ω、ただ手持ちの関係上100Ωが限界だったのでR1、R2共に100Ωとしました

4)は…そんな理由だったんですね。
写真の回路だとフィードバック用のトランジスタが常にONもしくは若干ONしているようにも思えてきました。
実際に今朝、測ってみたら0.6～0.8V程度のノイズのような波形が観測できました。これによりトランジスタがON、若干ONを繰り返してR3と分圧を繰り返しているのではないかと思います。そして結果、ゲートがより不安定な電圧になってしまったのではないかと思います

対策として、フィードバック用のトランジスタの閾値を上げ、フィードバックする点をゲートではなくF.G.の方に持って行った方がいいのでしょうか…
ここは重要だと思うのでもっと考えていきます