• ベストアンサー

なぜSiプロセスではポリシリコンゲートを用いるのか

Siプロセスに関しての質問です。 現在のSi集積回路では、ゲートにポリシリコンを利用して いるようですが、将来的にはメタルゲートが有望のようです。 そこで質問なのですが、なぜポリシリコンをゲートに用いるのでしょうか？ 半導体の教科書でＭＩＳ構造を勉強するときには、当然ゲートはメタルです。 なぜSiプロセスでは、ポリシリコンが登場しているのでしょう。 プロセスが大幅に簡単になる、コスト削減、といった理由でしょうか？ ご教授いただけると幸いです。 どうぞ宜しくお願いします。

質問者が選んだベストアンサー

  • ベストアンサー
  • gako_2007
  • ベストアンサー率19% (8/41)
回答No.1

ゲートを形成した後にも熱をかけたり酸化したりするプロセスがあるからです。ポリシリコンはこれらの後処理に対して金属と比較すると一般に安定なので、後処理に対する制約が少ないのです。　 ただし、ポリシリコンの弱点は比抵抗が高い事で、この弱点を克服するために高融点金属とのシリサイドが使われるようになりました。さらには高融点金属をそのまま使う事ができれば抵抗は下がりますが、この場合は後工程の処理に特別な配慮が必要です。

gandhi-
質問者

お礼

回答ありがとうございましたm(__)m やはり後処理の制約からなんですね。これですっきりしました。 ありがとうございます。

  1. カテゴリ
  2. 学問・教育
  3. 自然科学
  4. 物理学

関連するQ&A

  • デジタル回路　プロセス変動による影響

    お世話になっております。現在デジタル回路の勉強を行っており、 プロセス変動による影響の部分で質問があります。 プロセスによる変動の大きな要因として、 (1)ゲート長/幅変動 (2)しきい値変動 (3)ポリシリコン変動 があると思いますが、(1)、(2)に関してはイメージとして 駆動電流、Tr/Tf、セットアップ・ホールドやスキュー に影響があるのはわかるのですが(3)についてはデジタル 回路的には何に一番影響があるのでしょうか？私の今の 知識では　ポリ変動→ポリ抵抗変化→セットアップホールドに影響？ くらいしか思い浮かばないのですが他にあるでしょうか。 乱文となってしまって申し訳ありませんが、どなたかアドバイス または検索ワードのヒントだけでもとても助かります。 （「ポリシリコン　変動　影響　プロセス」などで調べましたが 納得できるページが見つかりませんでした）

  • MIS構造の半導体中に誘起されるキャリアについて

    n形の半導体を用いたMIS構造を有するデバイスにおいて、 メタルに正のゲート電圧を印加すると、半導体層には蓄積層が形成されます。 その際の、バンドが曲がることによって蓄積層に出てくるキャリア濃度を求めたいのですが、どうやって求めたらいいか分かりません。。。 教えてください。 よろしくお願いします。

  • プロセスノード

    CPUのプロセスノードは、90nm → 65nm → 45nm → 32nm → 22nm → 14nmという微細化の変遷をたどってきました。 これにより、1個の半導体チップに集積可能なトランジスター数が増加します。 引用:intelホームページより と、いう情報を見ましたが。 CPU全体の面積を大きくすれば、プロセスノードを微細化する必要がない気がします。 性能も比較的簡単に向上するのではないかと、思います。 私は、PCに詳しくなく初歩的な質問で恐縮ですが、 よろしくお願いします。

  • MOSトランジスターのゲートはなぜPolyなのですか？

    半導体に詳しい方教えてください。 MOSトランジスターは名前の通り、金属(metal)-半導体酸化物(oxide)-半導体(semiconductor)の三層構造だと思っていました。つまりゲートはアルミなどの金属だと思っていました。しかし、ほとんどのMOSトランジスのゲートがPolyであることを最近知りました。なぜPolyなのでしょうか？単純に考えればゲートは電極なのだから抵抗値の低い金属の方が適していると思えるのですが。。。

  • ディスクリート半導体とは？

    先ほどこちらで質問をさせて頂き。 ディスクリート半導体という用語をしりました。 基盤関係の修理を趣味で行う場合、このようなディスクリート半導体や 電解コンデンサの修理までは出来ると考えてよいのでしょうか？ ----------------------------------------------------------------------------------------------- オーディオ機器関連でよく使われる「ディスクリート回路」とは、IC（集積回路）、LSI(高密度集積回路)などの半導体素子を一括して作成した集積回路ではなく、トランジスタ、コンデンサ、（半導体）ダイオード、などの単体素子（ディスクリート半導体、等）で組み立てられた回路のこと。2018/03/06 ディスクリート半導体 読み方：ディスクリートはんどうたい 別名：個別半導体，単機能半導体 【英】discrete semiconductor ディスクリート半導体とは、ICやLSIなどの複雑な半導体とは異なり、1つの機能のみを備えている単純な半導体のことである。 ディスクリート半導体は大量生産が行われるため、既に仕様が決められており、同じ仕様の製品が多くのメーカーによって製造されている。具体的には、 コンデンサ、トランジスタ、ダイオード、MOS FET、IGBTなどが、ディスクリート半導体に相当する。

  • 最近のプリメインアンプの音質について。

    私はトランジスタを使った40年前のプリメインアンプをいまだに使っております。大変良い音で、まだまだこれからも大切に使っていこうと思っております。ところで、最近のアンプは集積回路で構成されていますが、私の使っている単純な回路設計のアンプと、音質はどう違うのでしょうか。あの、集積回路に使われている半導体の数たるや、昔、素人勉強でオーディオの設計回路を読んでいた私には、とても信じられないほどの数なので、それなりに違うのかな、と思いまして質問させていただきました。

  • 静電ポテンシャルと真性フェルミ準位の関係

    pn接合やMIS構造を議論する時にポアソンの方程式を立ててバンドの曲がりなどを解析しますが、何故静電ポテンシャルΦに－qをかけると真性フェルミ準位E_iになるのですか？ 　MIS構造でバンド構造を考えると、－qΦは半導体と絶縁体の境界で連続ですが、絶縁体の伝導帯と半導体の伝導帯が不連続であったのでふと疑問に思いました。 　まとめると電磁気学で定義される電位Φと別に半導体の議論の途中で出てきたE_iが 　　　　　　　　　　E_i＝－qΦ の関係式で結びつける事ができるのは何故か？ という質問内容です。

  • CPUのゲートって何でしょうか

    (1) 次の(a)の質問をした者です。 (a) http://okwave.jp/qa/q8402711.html (a)で(b)のサイトをお教えいただいたのですが、(b)の「ゲート・リーク電流」の項に「ゲート」という言葉があります。 (b) http://wpedia.goo.ne.jp/wiki/%E3%83%AA%E3%83%BC%E3%82%AF%E9%9B%BB%E6%B5%81 この「ゲート」とは何でしょうか。 (2) 次の(c)のサイトに「製造プロセス」とは「半導体の回路線幅」であるとの説明があります。 (c) http://www.weblio.jp/content/%E3%83%97%E3%83%AD%E3%82%BB%E3%82%B9%E3%83%AB%E3%83%BC%E3%83%AB この説明に言う「回路線」は、(1)、(イ)の「上:ゲート・リーク電流　下:サブスレッショルド・リーク電流」という標題の図の、どの部分でしょうか。

  • MOS(Metal-Oxide-Semicond…

    MOS(Metal-Oxide-Semiconductor)構造について 違うカテゴリーで質問したのですが、もう一度質問させてもらいます。 ゲートが隣接してソースが形成されており、その電子濃度は2.0×10^19[cm^3]である。また、基板の濃度は1.0×10^15[cm^3]とする。 ソースの電子を酸化膜と基板の界面に誘起するために必要なゲート電圧[VG]（←Gは添字）を求めよ。但し、基板は接地されているものとして、以下の値を使用せよ。 Tox＝50[nm]、Nd＝2.0×10^19[cm^3]、Na＝1.0×10^15[cm^3]、KT/ｑ＝0.026[eV] ↑のような課題が出ています。このような問題を解く際、必要になる学問領域を教えてください。上の文章だけで、理解し、問題が解ける方は、解放も教えていただけるとありがたいです。 この問題には、図もあり、分かりにくいですが、下に作ってみました。 　 　　　　　　　　ゲート電圧　VG 　　　　　　　　　　　　　　| | 　　 | 　　 ---------------------------　　　　　 　　 | ゲート電極 | 　　 |---------------------------| 　　 |////ゲート酸化膜 50[nm]////| ----------------------------------------------------- ソース　　　　　　　 |　 Nd＝2.0×10^19[cm^3] | --------------------- p型Si基板 　　　　　　Na＝1.0×10^15[cm^3] ------------------------------------------------------ 　　　　　　　　　　　　　 | | ------------------ ////////////////// 詳しい方、回答お願いします。答えとアドバイス、両方いただけるとありがたいです。

  • 不純物半導体の真空準位について

    いまさらの質問なのですが、、 P型半導体とN型半導体を接合するとバンドが曲がりますよね？ フェルミ準位を合わせるようにキャリアが移動するためなのは理解できます。 そうすると、外部電界が印加されていない状態では、真空準位からフェルミ準位までのエネルギーは変わらないと思いますので、P型とN型では真空準位から伝導帯端までのエネルギーが異なるということでしょうか？ この理解は合っていますか？だとするとそれは何故なのでしょうか？同じSiの結晶構造なのに、ポテンシャルがずれるのでしょうか？

注目のQ&A

カテゴリ

専門家に質問してみよう

職業から探して質問する

あなたにピッタリな商品が見つかる！ OKWAVEセレクト

質問する