デジタル回路 プロセス変動による影響

質問

お世話になっております。現在デジタル回路の勉強を行っており、
プロセス変動による影響の部分で質問があります。

プロセスによる変動の大きな要因として、
(1)ゲート長/幅変動
(2)しきい値変動
(3)ポリシリコン変動
があると思いますが、(1)、(2)に関してはイメージとして
駆動電流、Tr/Tf、セットアップ・ホールドやスキュー
に影響があるのはわかるのですが(3)についてはデジタル
回路的には何に一番影響があるのでしょうか？私の今の
知識では　ポリ変動→ポリ抵抗変化→セットアップホールドに影響？
くらいしか思い浮かばないのですが他にあるでしょうか。

乱文となってしまって申し訳ありませんが、どなたかアドバイス
または検索ワードのヒントだけでもとても助かります。
（「ポリシリコン　変動　影響　プロセス」などで調べましたが
納得できるページが見つかりませんでした）

回答No.2

sanori · ベストアンサー

補足をありがとうございました。

dimension とのことですので、ゲートのサイズのことを言っているようですね。
しかし、ゲート長は、すでに（１）で言っていますから、残りは厚さということになりそうです。

ゲートの厚さが変わると、いうことは、（単位面積当たりの）体積が変わるということなので、
ゲートに一定量のイオン注入（※）で不純物を導入しますが、
（※：　昔は炉に入れて多量のリンを与えていました。）
その際、ゲートの厚さが異なると、
注入量は一定に設定しているので、ポリシリコンの中の不純物濃度は厚さに逆比例します。

これにより、厚さの変動は、ゲートとチャネルとの仕事関数差の変動に反映されます。
仕事関数差が変わるとどうなるかは、調べてみてください。
たしか、しきい値電圧は変わると思います。

ポリシリコンの厚さはゲートのエッチング後の形状にも影響を与えるので、ＬＤＤ構造の形状やイオン注入にも影響があると思います。
ただし、dimension と言っているので、形状のことは問うていないと思いますが。

なお、「critical」 dimension の ±10% という書き方が気になります。
設定寸法 ±１０％　なら分かるのですが。
（もしかしたら、これの意味を取り違えて、頓珍漢な回答をしているかもしれませんが・・・）

お礼

ご解答ありがとうございました。
仕事関数差というのが関係するのですね。調べてみます。
やはりしきい値電圧が変わると言うことですが
例えばICを作る際にはVthとこのポリシリコンの
「critical dimension」を両方振ることがあるようです。
よって後者はしきい値以外にも何か変わるのかもしれません。

今回は現場の実体験なども聞けてとても参考になりました。
どうもありがとうございました。

回答No.1

sanori

ＬＳＩの仕事の経験者です。
よろしければ、以下、補足してください。

１．
「ポリシリコン」とはゲート電極のことですか？

２．
（１）はＬとＷの変動、（２）は閾値の上下　と具体的に理解できますが、
「ポリシリコン変動」と言われても、ポリシリコンの何の変動なのかが私にはわかりませんので、具体的にしてください。

補足

早速のご返信ありがとうございます。

教科書には「polysilicon　critical dimension」を±10%
変動させるなどと書いてあり、おそらくゲート電極の部分
だと私は思っています。

１，２まとめてこちらの補足でよろしいでしょうか？
よろしくお願いいたします。