大電流のサージ試験回路について
- 直流大電流サージ試験(充放電)について詳しく教えていただけませんか?
- 試験条件や試験回路の構成についてもご教示ください。
- また、半導体スイッチの選択と制御方法、相互逆流防止ダイオードの選択、半導体の冷却方法についてもアドバイスをいただきたいです。
- 締切済み
大電流のサージ試験回路について
初めまして!アドバイス程度でも結構ですが、下記の内容に ついてご教示頂ければ幸いです。 コンデンサの信頼性試験として直流大電流サージ試験(充放電) を検討しております。 試験電源の電圧・電流容量等は計算で求まりましたが、肝心のスイッチ ングにつきましては応用回路をどの様にすれば良いのか困っております。 試験内容は、 -1.試験条件 ?直流電圧11V ?直流電流1100A max ピーク電流(100μs以下) ?試験時間6ms 試験試料充電時間3msデューティ50% ?充放電回数 5000回程度 ?試験試料コンデンサ容量0.3F -2.試験回路 ?直流電源(スイッチング)600A(最大電圧20V) ?チャージポンプ 0.5F *?半導体スイッチング 以上の環境下でサージ試験を考えております。 大電流試験時の机上実試験FETスイッチ(小規模コンデンサ負荷)では電流ピーク 値をオシロで観察すると充電電流は100μs程度で最終的に収束しており ます。試験回路構成は-2に示す試験回路で直流電源とチャージポンプ・充放 電スイッチそして試料コンデンサとなっております。 ご教示頂きたい内容は、 1、試験時に予想される11V・1100A・100μsを開閉する半導体スイッチの 選択と制御方法 2、試験電源とチャージポンプの相互逆流防止ダイオードの選択 3、選択した半導体の冷却方法 以上、ご教示頂ければ幸いです。宜しくお願い申し上げます。
- 電子部品・基板部品
- 回答数1
- ありがとう数1
- みんなの回答 (1)
- 専門家の回答
みんなの回答
毎度JOです。 充放電試験は連続して行われるのですか?? ディユーティによっては、試験回路構成が変わってきますが・・・・ これほどの電流ですと、コンデンサリードと試験回路のケーブルの リードインダクタンスとリードインピーダンスが大きく影響するでしょう、 回路の各定数を計算するのも大変ですね。 1)半導体スイッチの選択と制御方法 最近のMOSFETは0.001Ω程度のスイッチング抵抗があります、10個パラでも 0.0001Ω(理論値)で1100Aですと0.1V程度の電圧降下がありますね、 MOSFETは入力容量が大きいので、これを充放電するドライブ回路がネックになります、CMOSFET1個あたり2000Pていどなので、10個パラで20000Pもあります 十分な速度でスイッチングしないと、MOSFETからの発熱が多くなります。 3)MOSFETからの発熱はドライブ回路と、連続充放電のディューティーにより発熱がまったく違ってきます。 以前AC800Aの連続定格試験機を設計したのですが、大電流になると思いもよらない現象が起きます、私は弱電が専門なのですが、その道の専門家と相談しながら設計しました、 質問者様も周囲に関係者は見えないのでしょうか? 大電流の試験機を設計した経験ですと、試験回路は「短時間」だからと言う発想は捨てて、フルスペック「1100A」が連続して流せる回路が必要になります。 電源・配線・制御回路などがフルスペックでなくてはなりません、 一見無駄に思えますが、経年劣化や予期せぬトラブルを回避できます。 MOSFETのドライブは、トランジスタによるコンプリメンタリでドライブできるでしょう、この場合ドライブ回路の電源は+15V及び-5Vは必要です。 FETの入力容量のバラツキはシュミレーションしてみるか、 実際のドライブ回路から、ダミーとなるコンデンサを複数個、 それもFETのばらつき以上の容量差でもって、テストされては?? 私も結果が気になります、ぜひ結果をお知らせください
関連するQ&A
- RLC回路 過渡解析
直流電源-スイッチ-抵抗-コイル-コンデンサが直列につながれていて 直流電源5V 抵抗1Ω コイル1H コンデンサ1F t<0 のときスイッチOFF コンデンサ電圧v(t)=0 回路に電流は流れていない t=0でスイッチON t>0の時のコンデンサ電圧v(t)を教えてください。
- ベストアンサー
- 物理学
- 直流回路の電流について
教えてください!**抵抗RとコンデンサCの直流回路がある。 抵抗Rは10Ω、コンデンサの容量は10μFであるという。この直流回路の電流を求めよ。ただし、電源電圧Vは20V、周波数fは1KHsとする。 これを解いてみましたが、でてきた数値がなんだかおかしいような気がして。教えてください。これのインピーダンスZ=√Rの2乗+(1/wc)2乗に代入すると√35356これをオームの法則(I=V/R)で解くと0.106Aになってしまっておかしいですか?分かりません教えてください。
- ベストアンサー
- 物理学
- 電源回路の突入電流
100Vの交流電源から直流を得る電源回路について質問があります。 交流電源をダイオードブリッジを通して整流した後、それに並列にコンデンサを入れたとき、スイッチを入れた瞬間にとても大きな電流が流れると思います。その後は1A程度の電流しか流れない回路で、コンデンサの容量は440uF程度です。 この回路を定格600Wのコンセントに差したとき、瞬間的にいくら大きな電流が流れたとしても、一秒間に6A以内であれば定格オーバーとはならないのでしょうか。 また、瞬間的にでもダイオードブリッジの電流定格を超えてはいけないのでしょうか。 ブレーカーが落ちることがあるのでしょうか。 たくさんありますが、どうかご教示よろしくお願いします。
- ベストアンサー
- 科学
- 電子回路 小信号等価回路の表示について
ある回路が存在し、それには電源が直流電源と交流電源の2つが存在しているとし、さらに回路にはコンデンサも接続されているとします。 このとき、FETの等価回路は、電流源表示型のFET直流等価回路、 電圧源表示型のFET交流等価回路があると思いますが、 電圧源表示型、例えばT型交流等価回路やh-パラメータを用いた交流等価回路を用いてFET交流等価回路を表した場合は、直流電源、コンデンサは回路からなくなりますが、 もし直流源表示型で、FET直流等価回路を表した場合は、元の回路からは何が消えるのでしょうか? わかりにくいかもしれませんが、よろしくお願いします。
- ベストアンサー
- 物理学
- スナバ回路の損失
当方、電機関係の職に就いておりながら初歩的な質問で恥ずかしい限りですが、どうしても腑に落ちないためこちらで質問させて頂きます。 タイトルにも書いています通り、降圧チョッパ回路のスイッチIGBTに装備しているRC直列スナバ回路について、下記の2通りで損失を計算しました。 1.抵抗へ流れる充放電電流を測定し、その実効値の2乗に抵抗値を乗じた計算値 2.スナバ回路全体の最大サージ電圧を測定し(電圧値をVとする)、スナバコンデンサ容量をC、チョッパスイッチング周波数をfとしたとき、0.5CV^2×2fで計算した値 理論的には、1,2いずれの方法でもスナバ損失は求まるかと思いますが、2で計算した結果が1の時の10倍以上になっているのです。 私なりに原因分析したところ、 A.いずれもオシロスコープにより測定していますが、1の場合は電流、2の場合は電圧でそれぞれトリガーをかけているため、その差が出ている(最大充放電電流が流れるときでも、実は最大電圧が出ていないなど)。 B.2の測定方法において、測定したサージ電圧はコンデンサの両端ではなく、IGBT両端で測定しています。すなわち、R,Cの両端を測定しているわけです。 RC直列回路においては、回路全体に加わる電圧はコンデンサ単体に加わる電圧と等しくなるはずですので、このように測定しましたが、実は全く異なる値が出ていた可能性が考えられます。 という考察になりますが、如何せん計算結果に差がありすぎるので、根本的なミスを犯しているのかもしれません。 上記の他に考えられる原因はありませんでしょうか。 いずれにしても、何か見落としている可能性がありますので、ぜひ皆様の知恵をお貸し願えますでしょうか。 宜しくお願い致します。
- ベストアンサー
- 物理学
- 無線工学 回路 電流
図に示す回路において、スイッチS1のみを閉じたときの全電流と、スイッチS2のみを閉じたときの全電流がともに5〔A〕であった。スイッチS1とS2の両方を閉じたときの全電流及びコイルL のリアクタンスXLの値は? ただし、抵抗R は20〔Ω〕、コンデンサCのリアクタンスXCは15〔Ω〕とし、電源電圧E は60〔V〕とする。 という問題で考え方がわかりません。 ヒントをいただけないでしょうか? よろしくお願いします。
- ベストアンサー
- その他(学問・教育)
- 突入電流を防止する回路を教えてください
バッテリなどの直流電源に接続された電子回路で、電源スイッチを入れた瞬間に 大きな突入電流が流れてしまうことがあります。 この突入電流を防止する回路をご存じの方は教えていただけないでしょうか。 または電子回路のことを質問できるサイトを教えていただければ助かります。 よろしくお願いします。
- ベストアンサー
- 電気・電子工学
お礼
まっつたく手探りの状態であり、貴重なご意見有難う御座います。 ご指摘のFETの入力容量が制御上ネックとなっておりまして、 配線等のインダクタンスも無視出来ない状態にあります。 ご丁寧なご指導有難う御座いました。 ご指摘の通りフルスペックで試験回路の設計を行いたいと 思います。FETドライブは入力容量のバラツキが懸念されるため 前段に電流ブースと回路を付加し時定数バラツキを押えれば複数個 パラレルスイッチングでも可能か?が焦点です。サージ電流最大50us以下の 時間よりバラツキがあっても大丈夫か?です。 回路はDC/DCを使いフローティング方式を採用したいと思います。 色々ご指摘有難う御座いました。経験された方の意見は大変参考に なります。試行錯誤でトライ&エラーを積み重ね、実用に共せるよう 頑張ってみます。また、ご助言等御座いましたら宜しくお願い致します。 本当に、有難う御座いました。m(_ _)m
補足
>充放電試験は連続して行われるのですか?? ディユーティによっては、試験回路構成が変わってきますが・・・・ *連続試験で5000回以上~と考えております。 >質問者様も周囲に関係者は見えないのでしょうか? *誠に申し訳御座いませんが残念ながらおりません(^^;