パワーデバイスのダブルパルス試験

質問

市販のパワーデバイスのスイッチング試験を行う場合、ダブルパルス試験という方法で試験をするそうですが、具体的にどのようなパルス（パルス幅、デューティー比など）を生成すればよいか教えてください。

回答No.2

bogen555

メーカーの資料はここの「図 3.9 パワーMOSFET の内蔵ダイオードの逆回復時間測定回路」にあります。
http://www.semicon.toshiba.co.jp/shared/doc_pdf/com_pw-mosfet_03_200903.pdf

説明はおおむねANo.1でOKだと思いますが、おかしなところは、Ls=0.5nHとなっているけど、リード線はいくら短くしても数10nH～数100nHあるから、実現不可能な値ですね。
検索で出てきたここの（図7）ではLs=0.5μHとなっていますね。
http://www.cqpub.co.jp/column/books/2001a/320120PowerMOSFET/power-mo7.htm

また、IRF7468のデータシートからは、trr=58nsTYP～87nsMAXですが、シミュレーション結果はtrr≒2.3nsと小さすぎておかしいですね。
trrはFRD（高速ダイオード）でも数10nsはあるから、何か変です。
オンデューティを1%以下にするのは結構ですが、オンデューティは（オン時間）÷（スイッチング周期）で定義されるはずだけど、スイッチング周期はこの場合、定義できるんでしょうか？

多分この本には詳しい説明があったと思いますが、探しても見あたらないんで図書館ででも探してみてください。
http://www.amazon.co.jp/dp/4789836010
以前読んだ記憶では、パワーMOSFETのあらゆるデータの測定法と結果が載っていたとおもいます。

回答No.1

xpopo

パワーデバイスのダブルパルス法はFETの内部寄生ダイオード（ボディーダイオード）の逆回復時間trrを測定するための試験です。
　回路図と動作波形をこちら（https://box.yahoo.co.jp/guest/viewer?sid=box-l-jt45g6kacr6hynrni2chtbtdgm-1001&uniqid=21df8482-4b30-4dd9-a09a-8cb4cc6a05fc&viewtype=detail）に載せますので参照してください。
　回路図でFET（M1_DUT）は被試験FETです。ゲートとソースはショートしてFETがONしないようにしてあります。FET（M2)はインダクタンスL1をON-OFFしてON期間に充電した電流I(L1)をOFF期間にFET（M1_DUT）のソースからドレインの方向の内部のボディーダイオードに流します。
　波形の図で－I(L1)がL1に流れる電流を示します。マイナス符号がついているのは使用したシミュレータ（LTSpice)での電流の方向が右方向を正としているために付けてあります。最初のFET（M2)のON期間にL1の電流は一定の割合で増加しますこのON期間に増加する電流⊿IL１は　V_batt×ｔ１／L1　で決まります。この回路の場合ですと２．５Aになります。次にｔ２の時間OFFします。このONからOFFに変化する瞬間からFET（M1_DUT）のソースへL1の電流が流れ始めます。この電流はFET（M1_DUT）のボディーダイオードに流れダイオードのIFになります。次に時間ｔ２経過後FET（M1_DUT）は再びONになります。ONになった瞬間からFET（M1_DUT）のボディーダイオードの電流はOFFされます。そしてL1の電流はM2のONによってM2のドレインへ流れ始めます。
　FETの内部寄生ダイオード（ボディーダイオード）の逆回復時間trrは波形の○で囲んだAのタイミングで起きる過渡現象、図．２にA部の時間軸の拡大された波形に示されてますが、でダイオード電流が振動的に減少してゆきます。この現象の最初の部分の半周期がｔｒｒとなります。このシミュレーションの場合ではｔｒｒは約２．３ｎｓです。
　以上のような動作ですので、
ａ）　時間ｔ１はＬ１の充電時間ですので、ボディーダイオードに流すＩＦを決めるのに使用します。
　　⊿ＩＬ１がＩＦですから、ｔ１は　ｔ１＝ＩＦ×Ｌ１／Ｖ＿ｂａｔｔ　で計算した時間に設定します。
ｂ）　時間ｔ２はFET（M2)が確実にＯＦＦできる時間プラスアルファの時間に設定します。
ｃ）　時間ｔ３は測定結果には影響しませんのでｔ２と同じ程度の時間に設定しておけば良いでしょう。
ｄ）　ダブルパルスのＯＮ・Ｄｕｔｙ
　　非試験ＦＥＴの過熱を避けるため１％以下にします。