• ベストアンサー
  • すぐに回答を!

レファレンスクロックとPLL動作

お世話になっております。 PLLには常にレファレンスクロック(A MHz)が必要ですが、 一旦安定動作(n逓倍動作)した後、 レファレンスクロック周波数が大きく変動し(B MHz)、 再度当初の周波数に戻った場合(x MHz)、 出力クロックが正常動作していない、n*Aになっていない、 等の動作状態に陥り続けることは無いのでしょうか。 また正常動作を保証する周波数範囲(A to B)は、 PLL ICデータシートのどの項目に規定されているものでしょうか。 宜しくお願いいたします。

共感・応援の気持ちを伝えよう!

  • 回答数3
  • 閲覧数2158
  • ありがとう数1

質問者が選んだベストアンサー

  • ベストアンサー
  • 回答No.3
  • KEN_2
  • ベストアンサー率59% (930/1576)

ANo.2 です。 >レファレンスクロックがまた違う外部clean up pllより生成されているという事情があります。 >この外部pllは周波数変動として+/-100ppmを規定しています。 ±100ppm程度のゆっくりした周波数変動では問題になりません。 数%のステップ状の急変であれば問題になり、PLLのアン・ロック検出信号が発生したりしますが、通常は数%の周波数変動してもレファレンスクロックに追従します。 *PLL回路のVCOとP/Dが追従する範囲で、1/Nされた範囲がレファレンスクロックの許容範囲となります。 PLLループ応答特性の「キャプチャー・レンジ」「ロック・レンジ」の範囲を把握して試験・評価してください。  

共感・感謝の気持ちを伝えよう!

関連するQ&A

  • PLL逓倍数とジッタ

    いつもお世話になっております。 PLL逓倍数とジッタの関連性について聞かせてください。 レファレンスクロックとPLL出力周波数との差が大きい程、 つまりPLL逓倍数が大きければ大きいほどジッタ(RJ)が大きくなる傾向があると思われます。 定量的な解析はとりあえず置いておいて、 ジッタが悪化する定性的なイメージをお聞きしたいと思います。 レファレンスクロックが低いとPFD(位相周波数比較器)のup/down頻度が低くなる。 頻度が低くなるとLPFに対する電荷チャージ(およびディスチャージ)の頻度が少なくなり、 Vctrlはリークによる影響を受け揺らぎを持ちやすくなり、VCO出力としてジッタを含みやすくなる。 または、 逓倍数が高い場合、常にKvcoが高くなければならず、Vctrl上のノイズおよびワンダーに対し敏感にならざるを得ず、結果出力ジッタが大きくなる。 正しくない場合訂正していただければと思います。 また他に定性的な説明があれば、 是非教えてください。 宜しくお願いいたします。

  • PLL(Phase locked loop)についてぜひ教えてください。

    以前に「n逓倍器」について多くのアドバイスをいただき、ありがとうございました。 結局、水晶振動子で安定した周波数出力をし、PLLを使ってn倍の逓倍器を作ろうと決めました。 ICはMC14060を使おうと思っています。 このICは14ビットのバイナリカウンタで、発振器も内蔵しており、水晶振動子を接続することで、14ビットの範囲で任意に分周させて出力が出来るようです。(この時点で間違っていたらすいません。。) それで、100Hz程度の正弦波をPLLに入力させようとしているので、一般的な水晶振動子では周波数が高すぎる(数MHzを多く見かけました)ため、分周して出力させようと考えました。 水晶振動子を調べると0.032768MHzという水晶振動子を見つけたのですが、それを14ビットで分周すると・・・ 0.032768(MHz)×(1/2の14乗)=2Hzとなるので十分だと考えました。 そこで質問があるのですが、水晶振動子の出力を分周させて低めの周波数(数Hz~数KHzぐらい)で出力させようとするときは、高めの周波数(数MHz~数十MHz)の水晶振動子を値の大きなビットで分周させてつくったほうが良いのでしょうか?それとも、あらかじめ低い周波数(私が見つけた水晶振動子程度)の水晶振動子を値の小さなビットで分周させて出力させたほうが良いのでしょうか?? 「良いのでしょうか?」というのは波形が安定しているかどうか(歪みなどが無いか)という視点のみです。 また分周についてお知りの方は、14ビットでは欲しい周波数まで分周できないときは、直列に分周器をつなげる(例えば14ビット分周器を2個)ことでビット数を増やし、高い周波数の水晶振動子でも数Hzの周波数で出力させることが可能でしょうか?? 回路の初心者なのでどんなことでもアドバイスをいただければとても助かります。よろしくお願い致します。

  • PLLでのクロック分周について

    現在Quartus 8.1でFPGAを開発しているものです。 FPGAボード上の水晶発振器のクロック48MHzをメガファンクションの ALTPLLで100KHz(0.1MHz)と30KHz(0.03MHz)を作って使用したいと考えているのですが、赤い英文字で 「cannot implement the requested PLL Cause Post divider max count exceeded」 と出てしまいます。 (周波数下げすぎ?) そのまま無視して進めていくと何となく100KHzの周波数のPLL出力クロックは出来ているのですが、このまま利用すると何かジッタ等の問題があるのでしょうか? また、もしダメな場合、どのように48MHzから100KHzと30KHzのクロックを作ればよいのでしょうか?

その他の回答 (2)

  • 回答No.2
  • KEN_2
  • ベストアンサー率59% (930/1576)

PLLのIC単独で決定できない事項なので、設計回路のループ応答総合特性に左右されます。 レファレンスクロックの変動は、1/NされたVCOからの帰還周波数の変動と同様に考えて良いです。 質問事項は、P/Dのラグ・フィルタやアクティブ・フィルタの設計特性で左右されるので、回路の完成後に試験・評価して判断してください。 1)出力クロックが正常動作していない、n*Aになっていない、 等の動作状態に陥り続けることは無いのでしょうか。 無いことはありません。 周波数帯の上下限や途中のスイート・スポットで、稀にPLLロック外れを生じたりします。 原因は色々でVCOの安定度や変調感度、1/Nカウンタ前のプリスケラー入力レベル問題など高周波で高可変帯域幅のPLL回路ほど問題が発生し易くなります。 2)また正常動作を保証する周波数範囲(A to B)は、 PLL ICデータシートのどの項目に規定されているものでしょうか。 規定されていません。 レファレンスクロックの変動は、目的周波数の偏差になりますのでPLL回路設計者側が必要とする周波数範囲とします。 普通±5ppm程度の周波数安定度を要求されるのがPLLシンセサイザーの仕様ですので、レファレンスクロックの変動の挙動を問題にするのは異状です。  周波数偏差を別に動作だけの問題であれば、VCOとP/Dが追従する範囲まではレファレンスクロックの変動を許容します。 *何故そこまでレファレンスクロックの変動を問題にするのでしょうか?? 失礼ながら申し訳ありませんが、問題の取り違えではないのでしょうか。  

共感・感謝の気持ちを伝えよう!

質問者からのお礼

回答ありがとうございます。 そもそもの背景というのが、 レファレンスクロックがまた違う外部clean up pllより生成されているという事情があります。 この外部pllは周波数変動として+/-100ppmを規定しています。 つまり最大200ppmだけ動的に変動することになります。 こういったクロックを入力クロックとして持つ場合のpll安定性を気にしています。

  • 回答No.1
  • tadys
  • ベストアンサー率40% (856/2135)

>出力クロックが正常動作していない、n*Aになっていない、 >等の動作状態に陥り続けることは無いのでしょうか。 位相検波器が純粋に位相だけを検出する場合にはあり得ます。 ただし、最近は位相だけでなく周波数の検出もできる検波器を使う事が多いのでそのような問題は起きません。 PLLがロックしていない状態からどれだけの周波数範囲の入力にロックできるかは「キャプチャー・レンジ」と言います。(プルイン・レンジとも言う) ロックしている状態からレファレンスが変化したときにどれだけロックしていられるかは「トラッキング・レンジ」と言います。 一般的に「トラッキング・レンジ」>=「キャプチャー・レンジ」になります。 周波数検出の出来る位相検波器を使った場合は「トラッキング・レンジ」=「キャプチャー・レンジ」です。 http://www.lecroy.com/Japan/pdf/lab/lab1007.pdf 下記に示すICには、位相検波器と周波数+位相検波器の回路が搭載されています。 http://eshop.engineering.uiowa.edu/NI/pdfs/00/53/DS005352.pdf

共感・感謝の気持ちを伝えよう!

関連するQ&A

  • 乗算回路を位相比較器として用いたPLLの周波数引き込み

    現在、PLLの設計をしています。 最近ではPLL設計時に、位相比較器ではなく位相周波数比較器が使われているようですが、今設計しているPLLでは、入力周波数も出力周波数もSin波を用いるため、アナログ回路の乗算器を用いて位相比較器としています。 そのため、出力周波数を入力周波数まで引き込む過程が必要になってくるのですが、具体的にどのようなプロセスを踏めば良いのでしょうか? 環境としては、VCO部にDDS(FPGAで動作させてる)を用いているので、デジタル処理もできると思います。位相比較器後のループフィルタもFPGAで行う予定です。

  • クロック周波数について

    CPU性能のMHz。すなわちクロック周波数とは何なのかを調べたら、 「動作の同期をとるために出しているクロック信号の1秒間の振幅数」でした。 動作の同期をとるって何だろうって、考えたらとりあえずタイミングを図ることと考えれば良いかな、と思いました。ところで、なぜタイミングを図る必要があるのでしょうか。どういう時にタイミングを図ることの必要性が生じるのでしょうか。その具体的なイメージみたいなことを誰か教えていただけませんか。

  • CPUのクロックはどのように生成するのでしょうか?

    水晶で数十MHzの信号を出し、PLLで位相を整え、トランジスタでたたき上げる方式かな?と考えています。 Wikipediaにある、Core2, Conroeでは、266×n(n = 7-10)としてあるので、266MHzの中間周波数にたたき上げた後、逓倍にたたき上げるのかな?と勝手に想像しています。

  • クロック周波数と制御装置

    わからなくなりましたのでご存知の方教えていただけませんでしょうか。 クロック周波数について調べるとCPU内で一定の間隔でクロック信号を発信し、それに合わせてパソコン内の各回路は協調して動作していますと説明があります。 クロック周波数という場合は、CPU内部の回路が協調して動作するようにテンポを刻むものでCPUスペックを図るものでしょうか? それとも、CPUのクロック周波数は、各装置(入力装置、出力装置、記憶装置)の制御をしているのでしょうか? 制御装置とクロック周波数が分からなくなってきましたのでどなたか教えていただけませんでしょうか。

  • IC-255 PLLのアンロック?

    アイコムの30年ぐらい前?の144MHzの無線機IC-255を使っていたのですが、 最近電源を入れてダイヤルを回しても受信周波数がかわりません。 以前はロータリエンコーダが故障して受信周波数が変わらなかったのですが、今回はスケルチが 開放されているのに、LEDが点灯しないなど、エンコーダが関係しているとは思えません。 ネットで調べた限り、PLLがアンロックしている可能性が高いのですが、どこをどうすればいいのかわかりません。何十年も前の機械なので、コンデンサの容量が抜けているかもしれません。 どこに原因があると思いますか。よろしくお願いいたします。

  • クロック周波数

    動作クロック周波数が700MHz という表現は、噛み砕くとどういう意味ですか?

  • クロック周波数が足りないとソフトがうまく動作しませんか?

    いつもお世話になっています。 こちらのソフトを使っていてます。 http://item.rakuten.co.jp/dj/serato-scratch-live/ 今狙っているPCがhttp://h50146.www5.hp.com/products/portables/personal/mini_note2133/specs/v1289w1024120gvhbr.html最低動作環境に必要なクロック周波数1,5を満たしていません。 ほかは大丈夫だと思うのですが、クロック周波数を満たさないと何か不具合が起こる可能性がありますか?

  • クロック周波数と値段に関して

    クロック周波数と値段に関して ノートPCの値段についてなのですが、 i5-2540M vPro 2.5 GHzモデルのものが7万円くらいで売られていて それと全く同じ機種で、クロック周波数が2.7 GHzのものが12万円とかで 売られていたりするのですが、 クロック周波数7%くらい上がるだけで、5万円程度にも違いが見られるものですか? 単純にCPUの動作速度が7%上がるだけで、実感速度としては 微々たるものだと思うのですがどうでしょうか?

  • FSB CPU クロック 動作周波数

    FSB CPU クロック 動作周波数 これらはどういう意味ですか? 用語検索してみたのですが、解説文の意味が いまいち理解できません・・。

  • 倍率が1未満の周波数逓倍器は存在しますか?

    倍率が1未満の周波数逓倍器、つまり、元の周波数を、より低い周波数に変換できる回路は存在するでしょうか?

専門家に質問してみよう