ヒステリシスコンパレータのしきい値について教えてください。

質問

ヒステリシスコンパレータのしきい値について教えてください。

一般的なヒステリシスコンパレータ回路なのですが、入力から＋端子の間にある抵抗がR1、出力から＋端子にフィードバックする間にある抵抗がR2とします。
また、しきい値をThH、ThL（ThH>ThL）、出力電圧をVhigh、Vlow（Vhigh>Vlow）とすると、

ThH=-(R1/R2)Vlow
ThL=-(R1/R2)Vhigh

となる理由を教えていただけないでしょうか。ネットで１日中調べたのですがどうしてもわかりません。
よろしくお願いします。

回答No.1

tance · ベストアンサー

これはおそらく、コンパレータのマイナス入力がGND（０V)なのでしょう。
ThHやThLの極性が曖昧ですが、次のように考えられます。

コンパレータ自体はあくまで＋入力端子の電圧が0Vのときに出力が
反転します。ここにはヒステリシスはありません。

そこで、入力端子とコンパレータの＋入力端子間の電圧に着目して
ください。この電圧はR1の両端の電圧そのものです。

そして、このR1の電圧が入力端子に加わればコンパレータの
＋入力が０Vになるわけですから、これが入力端子における
閾値です。

閾値は、コンパレータの出力が"H"か"L"かによってちがう電圧に
なります。

出力が"L"から"H"になる瞬間の状態を見てみましょう。
入力にThHが加わっていて、まさに出力反転する直前では
出力は"L"なのでThHとVlowの電圧差のなかにR1とR2が直列に
つながっています。そして、R1,R2の接続点が０Vにて反転
するのですから、この条件を式にするとご質問の式が出てきます。

"H"から"L"の瞬間はThLとVhighで同じことが言えます。

何故ヒステリシスが生じるかは理解されていて、式の誘導だけが
疑問だったとして回答しました。

お礼

理解することができました。
わかりやすい解説ありがとうございました。

回答No.2

KEN_2

＞一般的なヒステリシスコンパレータ回路＜とのことなので、
考え方は理解されておられるので、＋端子にR1/R2で分圧された電圧が印可されると考えてください。
>しきい値をThH、ThL（ThH>ThL）、出力電圧をVhigh、Vlow（Vhigh>Vlow）とすると、

>ThH=-(R1/R2)Vlow 　←＊
>ThL=-(R1/R2)Vhigh　←＊

ThH=-(R1/R2)Vhigh
ThL=-(R1/R2)Vlow
Vlow、Vhighが逆の誤植か何かではないでしょうか？

お礼

ご回答ありがとうございました。