• 締切済み

11.2896MHzを2逓倍したい

ルビジウム発信器の出力を低ジッタで2逓倍して、DACのマスタークロックとしたいと思います。 現状では、74AC86と74AC04のゲートの多段による遅延を利用した(アナログ的?)回路を用いております。 スマートにデューティー比も50:50が得られる回路がありましたらご紹介頂けませんでしょうか。

みんなの回答

noname#252164
noname#252164
回答No.4

アナログ回路では2逓倍は共振回路で受けて(ステップ波形を正弦波に変換して)全波整流することで2逓倍します。この場合、前段のデューティが多少ずれても共振回路で直流成分が抜けるのできれいな2倍が出ます。 遅延を使うより安定だと思いますよ。コイル使うので実装がでかくなりますが。

  • rabbit_cat
  • ベストアンサー率40% (829/2062)
回答No.3

>4逓倍して2分周する もしよかたっらどうやるのか教えていただけないでしょうか。 4逓倍クロックを遅延を用いて作る限り、たとえ4逓倍して2分周してもデューティー比50%を得ることはできないと思うのですが、どこか単純な考え落としがあるのでしょうか。 90度位相がずれたクロックをつくる、もう一つ有名なやり方として、 入力クロックと、それを遅延回路に通したもの、とで、和と差を計算するというのがあります。 遅延回路は、だいたい90度の時間になっているようにしておきますが、この遅延時間が多少90度からずれても、和と差との間の位相差はぴったり90度になります。

noname#252164
noname#252164
回答No.2

4逓倍して2分周するんじゃだめでしょうか? 間違いなくデューティー比50%になりますけど

  • rabbit_cat
  • ベストアンサー率40% (829/2062)
回答No.1

真面目にデューティー50%が欲しいなら、 ・PLL(位相同期ループ)を作る あるいは、 ・90度位相シフタ(ポリフェーズフィルタ)で、きちんと90度位相をずらしたクロックを作って、0度相と90度とのEORを取る、 とかになるでしょうか。 位相シフタですが、単純にいえば、 同じ信号を、RCローパスフィルタと、CRハイパスフィルタに通してやれば、2つのフィルタの出力信号の位相差は、周波数によらず常に90度になります。 11MHzくらいなら、ディスクリートで作ってもそれなりに動くものができるような気がします。

104kun
質問者

お礼

超速なご回答ありがとうございます! 当方、工学系ではないので、「ポリフェーズフィルタ」等をまずwebで勉強してまいります。 改めてご報告いたします。

関連するQ&A

  • PLL逓倍数とジッタ

    いつもお世話になっております。 PLL逓倍数とジッタの関連性について聞かせてください。 レファレンスクロックとPLL出力周波数との差が大きい程、 つまりPLL逓倍数が大きければ大きいほどジッタ(RJ)が大きくなる傾向があると思われます。 定量的な解析はとりあえず置いておいて、 ジッタが悪化する定性的なイメージをお聞きしたいと思います。 レファレンスクロックが低いとPFD(位相周波数比較器)のup/down頻度が低くなる。 頻度が低くなるとLPFに対する電荷チャージ(およびディスチャージ)の頻度が少なくなり、 Vctrlはリークによる影響を受け揺らぎを持ちやすくなり、VCO出力としてジッタを含みやすくなる。 または、 逓倍数が高い場合、常にKvcoが高くなければならず、Vctrl上のノイズおよびワンダーに対し敏感にならざるを得ず、結果出力ジッタが大きくなる。 正しくない場合訂正していただければと思います。 また他に定性的な説明があれば、 是非教えてください。 宜しくお願いいたします。

  • 25% デューティサイクル クロック

    論理回路についての質問です。 通常論理回路で用いられるクロックはデューティ比50%ものだと思うのですが、 このデューティ比50%のクロックを用いてデューティ比25%のクロック(Highが1/4区間、Lowが3/4区間) のクロックを作ることができると聞いたのですが、具体的にどのように論理回路(ANDやORまたはFF等) を組み合わせて作るのか調べても見つかりません。 遅延素子を使うのではなく、あくまで論理の組み合わせとして、デューティ比25%のクロックの作り方について教えていただければと思います。 また、デューティ比40%のクロックのつくりかたもあるようなら教えてください。

  • デューティ比の調節

    回路を作るのにあたり、発信器から入力されたパルスの、デューティ比を調節する必要が生じました。 状況としては入力されたパルスの信号のデューティ比を調節して、出力する回路が必要という状況です。 変化する前の波形と見比べたいため、発信器の機能でデューティ比を変化させず、外部に調節する回路を設けたいです。 以上のような状況下で、デューティ比を変化させたいのですが、どのような回路が必要となるでしょうか? できれば専用のICではなく、一般的なオペアンプ等を使用した回路が知りたいです。 以上の件御教授お願い致します。

  • リアルタイムCD再生時のクロック系について

    一般的なCDプレーヤーからデジタル出力し、DAコンバータでリアルタイムにアナログ再生する場合の話です。この場合、クロックマスターはCDプレーヤーになると思うのですが、一般的なDAコンバータでは、この(おそらくあまり綺麗でない=ジッターの無視できない)クロック(音声信号からの抽出ですね)を、なんとか綺麗にして最終的なDACのクロックにして使っているということでしょうか?そうすると、CDトランスポートの質も音質に影響しそうに思います。それとも、いわゆるエラスティックバッファのような、クロックを打ち直すためのアイソレーション機構があり、CDトランスポートのクロックはデジタルデータを読み込むためだけに用い、DACのクロックはこれとは無関係な綺麗なクロックが使われるようなDACもあるのでしょうか?また、これを非同期(アシンクロナス)と言っているのでしょうか?この場合は、長期的にビットスリップが不可避だと思うので、商品としては難しいようにも思うのですが。一体型のCDPでは、原理的にはフィードバックが可能なので(バッファがOFしそうならモーター回転を落とす、UFしそうなら回転を上げる、ような)、このような仕組みで音質を上げている例もあるのでしょうか? また、CDプレーヤー、DACの仕組みをよく知らないので、良い参考書があれば教えていただけると幸いです。 よろしくお願いします。

  • 同期回路と非同期回路の境界線は?

    同期回路と非同期回路の境界はどこまででしょうか? 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね? カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが? また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばOKなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。

  • MOSFETの動作

    MOSFETをフルブリッジ回路で構成し、トランスを経由して出力端子をとる回路構成があります。 その中で、出力電圧を減少させるためには、フルブリッジMOSFETはどのような動作をする必要があるのでしょうか? フルブリッジでの回路構成なので、デューティー比を変化させることはできないし(ハイサイド側とローサイド側のバランスがくずれる)、デットタイムは固定状態です。 ゲート電圧のオン回数を多くする(周期を短くして一定時間内での立ち上がり回数を増やす)ことで解消できるのでしょうか?

  • フリップフロップ(D-FF)回路について

    D-FF回路でT-FF回路を作成した場合、Qバーの出力をDに入力させます。 このとき、Qバーの出力ピンに丸印(小さい○)をつけると、クロック(CLOCK)の立ち上がりエッジから遅延して、Qバーからの出力が反転されます。 ここで、なぜ、Qバーの出力ピンに丸印(小さい○)をつけると、クロック(CLOCK)の立ち上がりエッジから遅延して、Qバーからの出力が反転されるのかが、分かりません。 ご教授をよろしくお願いします。

  • なみ型波形の発振回路

    こんばんわです。 クリスマスの電飾に使う回路を組んでいますが、ちょっと壁に当たってしまっているので質問させていただきます。よろしくお願いします。 NANDゲート2個とC、Rでクロックを発振しました。この状態で、矩形波の出力を確認しました。 しかし、「じわー、じわー」とLEDが光るものを目的としています。クロック出力を、ダイオードを通してTRのベースに入力する際、そのベースにコンデンサを入れると、遅延効果があり、じわーが実現します。 しかしそれは、クロックがLになるときであり、Hになるときは、一瞬で立ち上がってしまいます。 つまり、希望するなみ型波形の、後半の半分だけが実現しており、LからHに立ち上がるときのなめらかな波形はなく、矩形のままです。 なみ型波形の発振を実現するには、矩形波を加工するのは無理なんでしょうか。ロジック回路的思考しか持たない私は、こういったアナログ波の発振方法は見当もつきません。 どこかこういった回路を紹介しているサイト等、なにかヒントをいただければうれしいです。 よろしくお願いします。

  • 昇圧チョッパ回路の出力電圧

    昇圧チョッパ回路を製作し、負荷に電子負荷装置を用いて時間ごとに負荷の値を変化させて出力電圧を調べました。 この時、入力電圧はAC100V、デューティ比は0.5として入力電圧の2倍を出力しています。なるべく出力電圧が一定となるようにしたいのですが、どなたかアドバイスをお願いします。 負荷には0~500Ωの範囲の値をとる電子負荷装置を用いています。

  • スイッチングコンバータDuty比について

    スイッチングコンバータのDuty比についてご質問です。 上記について本で調べると降圧チョッパは[Vout/Vin], 昇圧チョッパは[(Vout-Vin)/Vout)]と記載がありました。 しかしコントロールICを使った昇圧DC/DC回路では負荷電流の増加により スイッチングFETを駆動するゲート信号のDuty比は大きくなっていました。 ただ、今回の実際の回路で確認したことについてはコントロールIC が負荷電流の増加によって出力電力が増加したことを察知し、コイルに流す電流を増やし、 貯めるエネルギーを増やすためにFETのON時間を大きくさせたのではないかなと なんとなくおもっています。(うまく説明できません。間違っていたらすみません) ただ、上記確認のように負荷電流によってDuty比が変わってしますのであれば、 本に書いてあった式は何なのかなとわからなくなってしまいました。 本に書いてあった式をもとにコイルやFETに流れる電流を机上検討することは 間違いののでしょうか 大変初歩的な質問で申し訳ございませんが、ご回答よろしくお願いします。