• ベストアンサー

蓄積層と反転層をチャネルとするトランジスタの違い

pn接合を持っていて反転層をチャネルとするMOSFETではエンハンスメント型とディプレッション型があることを勉強しました。 エンハンスメント型であると、off時に電圧をかけずにすむので消費電力が少なくてすむとも聞いています。 そこで疑問に思ったのですが、 (1)ここで、MOSFET(反転層使用)はほとんどがエンハンスメント型であると聞いたのですが、これはなぜなのでしょうか。 (2)また、蓄積層をチャネルとするTFTではエンハンスメント、ディプレッション型のどちらが主なのでしょうか。また、その理由は何なのでしょうか。 よろしくお願い致します。

質問者が選んだベストアンサー

  • ベストアンサー
  • hillton
  • ベストアンサー率30% (62/205)
回答No.2

>MOSは何もチャネル部にドープしないで作れば、エンハンスメント型、 >ドープすればディプレッション型になりますよね。 結局はゲートのポテンシャルによって決まる訳で、そうなる場合も ありますが、使用する基板の濃度等もあり、いちがいに「する」「しない」 で決定されるものではないと思います。現行では例えばNPNの場合、 Pをドープしてエンハンスメント型を作るのが普通です。 このドープ技術があったからこそ半導体が世に広まったとも過言で無いと 思います。そのむかしは拡散で不純物をドープしてました。これは制御が とても難しい。それが、イオンインプラント技術によりイオンを注入する 事ができるようになって微細化が可能となり、現在のドープ技術の主流と なっています。 いずれにせよ、半導体の性質を決定してしまうこのドープという技術は、 難しいのは当然で、難しいからこそ産業として成り立ってるともいえます。 >a-SiTFTの場合と比較して、難しい、高いということはあるのでしょうか。 チャネル層に水素化アモルファスシリコンを使用するFETの事を 指してるのだと思いますが、技術の難しさを単純に比較するのは 難しいですね。ただ、通常のMOSはシリコン結晶基板上に作って、 チャンネル部はその結晶シリコン部が使われますが、上記は、CVD等で 一度シリコン層を作る作業がありますね。ただ、だからどちらがどちらより より困難とはいちがいには言及できませんね。

yata4ch
質問者

お礼

ありがとうございます。 大変な技術なんですね。勉強になりました。

その他の回答 (1)

  • hillton
  • ベストアンサー率30% (62/205)
回答No.1

私は正式な半導体教育を受けてないので、まちがってる可能性もあります と前置きしといて、、、、(^^;;; まず、MOSのチャンネル部は、ソース部・チャンネルストップ部・ ドレイン部となってますよね。これを極性でかくとNPNかPNP ですね。そしてこの導電チャンネルが成立するのは、間にに挟まれた チャンネルストップ部が両側の極性に成る時、つまり反転した時 ですよね。従って、蓄積層はチャンネルには成り得ないですよね。 エンハンスメントもディプレッションも反転層をチャンネルとして、 フラットバンドの電位が異なるだけです。ゼロボルトでオフの状態 を維持すると言う事は、いろんな回路に使用するに便利ですよね。 電源を切れば後何もしなくてもオフに出来るのですから。 したがってディプレッションより使いやすいってのが理由だと思います。 回路を動作させるには、外部からの電源供給が必要で、これが あるときはマイナス、あるときはプラスってするより、NMOSだけ 使うなら、基本的にはゼロボルトと5ボルトのみだったらシンプル でしょ。すごく間引いて簡単に書いてますが(^^; 本来は、もう少し複雑なのですが、大雑把にはこんな感じです。

yata4ch
質問者

お礼

御回答ありがとうございます。 1点うかがいたいのですが、 MOSは何もチャネル部にドープしないで作れば、エンハンスメント型、 ドープすればディプレッション型になりますよね。 このドープは「技術的に」に難しい、高い、ということはあるのでしょうか。 また、a-SiTFTの場合と比較して、難しい、高いということはあるのでしょうか。

関連するQ&A

  • MOSFETの動作原理の基本

    お世話になります。MOSFETの動作原理の基本について。 反転層が形成される(即ちチャンネルが形成される)まではD-S間の導通はない、というのが基本的前提でしょうけれども、これがなぜなのか、ということなのです。 Nchエンハンスメントとします。 教科書的には次のように書かれています。 (1)ゲート電圧<<VT(スレッショールド電圧)では、D-S間にはPN接合逆バイアスがあるから導通無し。(これは疑問無し) (2)ゲート電圧がもう少し上がって <VT。D-S間には空乏層ができるだけで、導通無し。(ここがわからないところなのです) (3)ゲート電圧>VTで、チャンネル形成、D-S間導通有り(ここはわかるつもり) 反転層の電子は空乏層で生成される少数キャリアをかき集めてきたものだと定性的に理解していいのですよね?そういうことにしますと、 反転層形成に至らないゲート電圧で空乏層ができている状態では、ゲート近傍のバンドは歪んでいるから、少数キャリア(電子)はある程度はゲート近傍にふらふらとよって来ていると考えます。たとえ寄ってこなくても、D-S間を結ぶ空乏層全域に多少の少数キャリアが有る以上、このような状況ではDとS間には多少とも導通はあるはずでは? ゲート直下でフェルミレベルと真性フェルミレベルとが交叉した瞬間(つまり反転層ができた瞬間)突然導通があるというのはなぜだろう?そこに至るちょっと前のゲート電圧でも、空乏層の厚さは殆ど同じだからD-S間に存在する少数キャリアの数も殆ど同じはずで、導通の変化も漸増的なものとしか思えない。何が突然変わるのだろうか? という疑問です。わかりにくくて済みません。。

  • トランジスタの問題

    正しいものを選んでください 1)ベース接地のトランジスタは入カインピーダンスが低い。 2)トランジスタはベース接地で使用しなければならない。 3)接合型電界効果トランジスタは電圧制御型の素子で、ゲート電圧により空乏層の広がりを調節 する。 4)モノポーラトランジスタは電力消費が小さく、増幅率の温度特性が安定している 5)MOS型FET は、入カインピーダンスが高く静電気に強いので、集積回路 (IC)に よく使われる。 6)トランジスタを利用した増幅回路の最大出力は電源に依存する 私の解答は1.5です。 合っているでしょうか?

  • PチャンネルのパワーMOSFETを教えてください

    PチャンネルのパワーMOSFETを教えてください 出力が20V、5Aで発振周波数が250KHzの方形波発振器の出力をAチャンネルとBチャンネルの2つに分けて、それぞれをPチャンネルのパワーMOSFETで交互に一定時間ON、OFFを繰り返して出力したいのですが、PチャンネルのパワーMOSFETではFETの種類により入力の方形波よりも出力に大幅な遅れ時間が生じたり、出力電圧が 低下したりでまったくうまくいきません。 はじめはトランジスタでシミュレーションをしていたのですが。熱損失などを考えて PチャンネルのパワーMOSFETを使いたいのですが、初めてということもあり参考書などを読んでみたのですが、Nチャンネルの解説ばかりでPチャンネルに関する解説はほとんどありませんでした。 以下にシミュレーションした際の方形波の遅れと出力電圧が低下した図を載せましたのでアドバイスをお願いできないでしょうか。 また、PチャンネルのパワーMOSFETに関する解説書なども教えていただければありがたいです。 よろしくお願いします。 添付画像は1枚のみのようですので、回路図を添付しました。

  • フォビオン三層CMOSセンサーのカラー撮影原理その2

    フォビオン三層CMOSセンサーのカラー撮影原理その2 三つお尋ねしたいことがあります。三つ全てにお答えできなくても、 一つの質問に対するご回答でも全然構いません。 1. このフォトセンサの画素は三層のPN接合で構成されているのですが、 深部層であるほどPN接合の面積が広いので接合容量Cが大きくなり、 出力電圧信号は小さくなりそうなのですが、大丈夫なのでしょうか? 2. 撮影した後、どのような色再現法でディスプレイなどに写真を 表示するのでしょうか?このフォビオン三層CMOSセンサは1画素で3色の色を 撮るまではいいのですが、いざディスプレイなどに表示するとなると、 結局3光源で1画素を作ることになり、従来と変わらない気がします。 3. 三層の読み出し電極が独立していないので、 正しくカラー情報が取得できない気がします。 どのような処理で三色を分離しているのでしょうか? 単純に、三層目ではR、二層目ではG+R、一層目ではB+G+Rではないと思います。

  • FETの特性について

    nチャネルMOSFETについて質問させていただきます。ドレイン電流Idとゲート電圧Vgの伝達特性のグラフは、ドレイン電圧Vdが一定の場合、しきい値Vt以降比例しますが、その理由として、(1)ゲート電圧Vgがしきい値Vt以下の場合は、ピンチオフになりドレイン電流Idはほとんど流れない。(2)VgをVt以上にすると、ゲート下の反転層の厚みが増加し、チャネルコンダクタンスgが増加するのでIdがそれに伴い増加する。…と考えたのですがこれで正しいでしょうか?また、(1)ではIdが流れないですが、(2)では流れるのは、(1)では反転層が形成されず空乏層だけであるため、(2)では反転層が形成されるため、といった考え方でよろしいでしょうか・・?誤った部分、不足な部分等ございましたらどうかご指摘願います。

  • ダイオードの空芝層での現象について

    PN接合ダイオードでは、P型にプラス、N型にマイナスの端子を接続すると、電流が流れるようになりますが、そこで疑問に思ったことがあったので質問させていただきます。 (1)P型とN型の接合面では電子とホールが対消滅して、空芝層という中性の領域が出来上がり、移動できる電荷がないため、つまり、キャリアがないため、電流が流れないと思うのですが、最初、電圧を印加しなくてもPN接合ダイオードを製造した時?P型とN型の半導体を接合した瞬間、電流は瞬間的に少し流れるんでしょうか?なぜなら、接合した瞬間は、P型とN型の電子、ホールが引かれ合って、接合面まで移動すると思ったからです。すぐに均衡が図られて電流は流れなくなるとは思いますが・・・・ (2)順バイアス電圧を印加すると電流が流れますが、そのとき、空芝層では絶えず対消滅が発生しているために、電流が流れるのですよね?ですが、電子とホールはそれぞれはダイオードの中心付近で対消滅するのだとしたら、電子は空芝層を通過しているわけではないということですよね。 つまり、N型の多数キャリアである電子はP型の層に到達して、さらに電池のプラス端子までは到達していないということですよね。ってことは、電流ってのは、導線のどこかの電子が動けば、流れるものなんでしょうか?自由電子は、接合面で消滅しているわけで、プラス端子までは移動していないのでこのような疑問を抱きました。 よく、電流の説明をしているアニメーションを見ると、マイナス端子から出て、プラス端子まで到達したときに、電流が流れるような感じになっています。 そこらへんが疑問に思います。 (3)逆バイアス電圧を印加すると、電流は流れなくなりますが、これは、プラス端子からホールが流れ込み、N型の電子がそれに引かれてダイオードの端の方まで引かれる。 マイナス端子の方も、電子が流れるために、P型のホールがそれに引かれて、同じく端に引かれるそのため、ダイオードの中心付近の電荷も端に寄って、結果として、中心付近には電荷がない状態(電荷の移動がない状態)となり、電流が流れなくなるんですよね? ですが、逆バイアス電圧を流した瞬間は、電荷がダイオードの端に移動するため、電荷の動きに時間的変化があるため、電流は一瞬流れると思うのですが、どうなのでしょうか? ちなみに、P型の端に寄せられた、ホールとマイナス端子からでてきた電子がダイオードと導線の接合付近で消滅して、ダイオードと導線の接合付近にも、空芝層ができることはないのでしょうか? 以上、長い質問ですが、回答よろしくお願いします。

  • pn接合の熱平衡状態の電位差

    下記の内容についての質問です。 熱平衡状態は電気二重層による静電ポテンシャルと、 電子の濃度差に伴う化学ポテンシャル(電子濃度のポテンシャル) が釣り合った状態と言うことができる。 このため熱平衡状態においては、pn接合両端の電圧はゼロである。 (Wikipedia pn接合より抜粋) ここで、電位差について質問があるのですが、 pn接合で 電位差が0と言っているのに、 なぜその時拡散電圧が存在しているのでしょうか? それと、 順バイアスをかけたときに、 なぜその電圧をこえるま電流が流れださないのでしょうか? 電位差が平衡状態で0ならちょっと順バイアスかけただけ電流は流れると思うのですが、、、 よろしくおねがいします。

  • MOSFETデプレッション型の動作原理についての質問

    MOSFET動作原理について質問があります。 MOSFETエンハンスメント型の動作原理はすぐ理解出来たのですが デプレッション型の動作原理が今一理解出来ません、nチャネルで言うと 何故Gには+電界が無いのに絶縁体の下とp形の空乏層の間に少数キャリアの電子が集まって電流が流れるのか理解出来ません。 幾つか書籍を見ると、「絶縁体の下には電子が集まりやすい性質がある」位しか見つかりませんでした。 御指導宜しく御願いします。

  • 半導体のpn接合 エネルギーバンド

    pn接合に順方向に外部電圧Vを印加したとき、エネルギーバンド図は空乏層付近で曲がりますが、そこ以外では曲がらないように扱われるのはどうしてですか?本当は空乏層以外でも曲がっているけど、空乏層付近だけ曲がったほうが都合がよいからだと思っているのですが、他に大きな理由があるんでしょうか?できるだけ詳しくお願いします。

  • ダイオードについてお聞きします。

     pn接合ダイオードに比べショットキー・ダイオードはスイッチング速度がなぜ大きいのでしょうか? 多数キャリアがドリフトで急速に引き抜かれることから考えると、どのように答えられるのでしょうか?  上記とは別に、CMOS回路では、なぜ消費電力が小さいのでしょうか?