1ns幅パルス発生用デバイス

質問

1ns 2ns幅 程度のパルスを発生させる必要が有ります。
周期は10μs～300μsです。

種々調べましたがデバイスが見付かりません。

どなたか最適なデバイスを紹介して頂けないでしょうか。

回答No.3

noname#230359

精度も必要ならばFPGAなどを使えば高速かつ高精度です

お礼

早速のご回答ありがとうございます。

1GHｚのクロックで動作するFPGAが有るとは知りませんでした。

どの程度のFPGAを仕様すればよろしいのでしょうかご教示お願いします。

回答No.2

noname#230359

「程度」ということはそれほど精度は考えなくていいと推察します。
一番速いゲートのフリップフロップの自励リセットのヒゲを使うといかがでしょう。

お礼

ご回答ありがとうございます。他の方の回答も含め検討します。

回答No.1

noname#230359

どんな振幅が必要かにも拠りますが、細いパルスを出すことはできます。

慣れないひとは使うのが大変ですが、下記のICはオーソドックスに
使えます。

ONセミコンダクタ　　MC100EPシリーズ論理IC　たとえば、MC100EP01とか
MC100EP08とかMC100EP11など。

きちんと作れば立ち上がり下がり時間0.1nsecくらいで、幅1nsecでも
四角い波形が出ます。

どう使うかは・・・どの程度の設計スキルをお持ちかで相当ちがって
きますので、もし不明点があれば具体的に質問してください。

ロジックとしては普通に考えてOKです。ただし、"H"や"L"のレベルは電源
とは全く別の電圧だったりするので注意が必要です。論理レベル（電圧）に
気をつければ、AND,OR,NOT,FFなど全く普通のロジックと同じです。
VIH,VIL,VOH,VOLの値を十分確認してください。

一つヒントを。
波形のエッジに細いパルスを出すのに、入力信号を遅らせてXORを
取ると遅れ時間分のパルスが出ます。遅れは1nsecなら20cmの
同軸ケーブルでも良いし、ちょっとしたCR回路でも作れます。遅延素子
といった大げさなものを使わなくてもOKです。

あと、1nsecのオーダー（以下）の波形をいじる場合は信号の終端は非常に
大事です。というより必須です。線も伝送線路として考えてください。
いわゆる分布定数の世界に入ります。

大事なことを言い忘れました。
CMOSなどのロジック回路では一つの信号を多数のICに供給することが普通
ですが、ECL（PECLも一緒）では終端や経路に注意が必要です。終端は
信号の最後に設けなくてはなりません。（終端よりあとに長い線があると
波形がめちゃくちゃになります）

また、終端までの間にいくつかのICを経由する場合は、こられのICが波形
伝送の邪魔になります。タイミングがあまりシビアでない部分は３つくらい
まではICに立ち寄っても構わないことがありますが、基本はひとつの送信
に対して受信もひとつ、つまり１：１の配線を守ることです。

そのために100EP11や100EP111などといった素子が用意されています。

さらに、1nsecを問題にする回路ではICの遅れが大いに問題になります。
クロック同期式もむずかしくなるので、「普通に設計できる」と言いましたが
それなりに制約の多い設計にはなります。

できるだけ単純な機能の回路を設計して、凝るのはそれが動いてからにした
方が賢明です。

お礼

早速のご回答ありがとうございます。
展望が開け欲が出てきました。

1GHzのクロック信号からトリガーパルス毎に
1ns 2ns 5ns 10ns のパルスを出したいのですが
PECLデバイスを普通のロジックとして設計すればよろしいのでしょうか？