3.3V出力ピンの処理

質問

入力側5Vトレラント、出力レベル3.3Vが保証されているFPGA(または低電圧駆動のロジックIC)のピンに対して、2.7kオームで5Vにプルアップした場合に、そのFPGAのピンが壊れる可能性はありますか？FPGAの出力ドライブ能力は20mA位です。

回答No.1

noname#230359

出力端子の電源がどこから供給されているのかということ、または、
出力端子保護用のダイオードがどこに繋がっているか。そして、
出力回路がどのような回路インタフェースになってるかによると思います（素子耐圧）。
前者に関しては、出力回路の電源へ保護回路が繋がっていれば、出力端子は、約４ＶでＤＣ的にクランプされるはずです。もちろん、出力が
Ｈｉｇｈの場合ですが。５Ｖからの電流は３．３Ｖ電源へ抵抗値により
電流が流れると思います（３４００マイクロアンペア？）。
後者の場合、保護ダイオードが５Ｖに繋がっていて、出力の耐圧が５Ｖ
以上あれば問題はないと思います。
要は前者の場合に、回路動作的に問題がないかどうかと、４Ｖ程度にクランプされるようなら、そういう使い方は控えたほうが無難かと・・。

お礼

ありがとうございます、デバイスの仕様を確認してみます。
ただこの方法は、現在使用しているデバイスの不具合を回避させるためのもので、通常時には考えておりません。