• ベストアンサー

PLLについてVCOを用いる理由

PLL初心者です。 http://www.geocities.jp/thermal_diode/pll.html このサイトで PLL概要を読みました。 そこで思ったのですが なぜわざわざVCOを用いるのでしょうか? 水晶発振を直接分周してはいけないのでしょうか？ 教えてください。

質問者が選んだベストアンサー

  • ベストアンサー
  • tance
  • ベストアンサー率57% (402/704)
回答No.2

PLLは周波数を制御して位相を合わせるシステムです。入力周波数と 発振周波数がちょっとでも違っていると、位相は時間とともにどんどん ずれ続けます。ずれた位相を戻すには周波数を少しだけ変える必要が あるのですが、その「少しだけ」というのが無限小であってほしい のです。なぜなら、微少であっても飛び飛びの周波数可変しかできないと 周波数は絶対に一致せず、かならずそのうちに位相がずれるわけです。 ずれに気づいたときにカクンと発振周波数が変わる、というのはPLL の用途としてはまずい動作です。 結局、PLLはアナログ回路であって、デジタル化するのは事実上無理では ないかと思います。発振純度を問わないPLLもあるので、そのような 用途ではシンセサイザをVCOの代わりに使うこともできるかと思います。

その他の回答 (2)

  • KEN_2
  • ベストアンサー率59% (930/1576)
回答No.3

PLLの応用として周波数シンセサイザが代表となり、自由に広範囲の微少ステップの 周波数が発生できます。 発生周波数は1/Nの分周器をプログラマブル化すると、より自由に水晶発振子と同じ 安定度で精度の良い発信器が作れるのです。 VCOの信号純度が高ければ、水晶振動子と同程度の高性能の受信機や送信機が作れる のです。 >水晶発振を直接分周してはいけないのでしょうか？ 水晶発振子の場合、原理的に発振周波数の可変幅が極端に狭く発振周波数幅も製造 時の形状で上下限の周波数幅が決定されます。 分周に1/2、+1、・・n　とすれば発生する周波数は制限された範囲にしかなりません。 分周にプログラマブル化したデジタルの分周器を使った場合、目的に近い周波数が 作れますが、正弦波には程遠い高調波だらけの汚い波形が作成できますがデジタル 的な応用までで、受信機や送信機には使い物にならない信号となります。 　

  • kuro804
  • ベストアンサー率29% (523/1762)
回答No.1

概略しかお答え出来ませんが 例えば　100MHz±１MHｚの範囲で20KHzの刻みで周波数を生成できること をPLLの技術は得意にしています。 水晶発振で直接分周して可能でしょうか？。昔、私はない知恵絞って考えました。

  1. カテゴリ
  2. 学問・教育
  3. 自然科学
  4. 物理学

関連するQ&A

  • ＰＬＬ（Phase locked loop）についてぜひ教えてください。

    以前に「ｎ逓倍器」について多くのアドバイスをいただき、ありがとうございました。 結局、水晶振動子で安定した周波数出力をし、ＰＬＬを使ってｎ倍の逓倍器を作ろうと決めました。 ＩＣはＭＣ１４０６０を使おうと思っています。 このＩＣは１４ビットのバイナリカウンタで、発振器も内蔵しており、水晶振動子を接続することで、１４ビットの範囲で任意に分周させて出力が出来るようです。（この時点で間違っていたらすいません。。） それで、１００Ｈｚ程度の正弦波をＰＬＬに入力させようとしているので、一般的な水晶振動子では周波数が高すぎる（数ＭＨｚを多く見かけました）ため、分周して出力させようと考えました。 水晶振動子を調べると０．０３２７６８ＭＨｚという水晶振動子を見つけたのですが、それを１４ビットで分周すると・・・ ０．０３２７６８（ＭＨｚ）×（１／２の１４乗）＝２Ｈｚとなるので十分だと考えました。 そこで質問があるのですが、水晶振動子の出力を分周させて低めの周波数（数Ｈｚ～数ＫＨｚぐらい）で出力させようとするときは、高めの周波数（数ＭＨｚ～数十ＭＨｚ）の水晶振動子を値の大きなビットで分周させてつくったほうが良いのでしょうか？それとも、あらかじめ低い周波数（私が見つけた水晶振動子程度）の水晶振動子を値の小さなビットで分周させて出力させたほうが良いのでしょうか？？ 「良いのでしょうか？」というのは波形が安定しているかどうか（歪みなどが無いか）という視点のみです。 また分周についてお知りの方は、１４ビットでは欲しい周波数まで分周できないときは、直列に分周器をつなげる（例えば１４ビット分周器を２個）ことでビット数を増やし、高い周波数の水晶振動子でも数Ｈｚの周波数で出力させることが可能でしょうか？？ 回路の初心者なのでどんなことでもアドバイスをいただければとても助かります。よろしくお願い致します。

  • PLL回路について

    現在CQ出版社の『PLL回路の設計と応用』という本を読んでおります。 2点質問致します。 １）本の内容で、位相比較器とVCOと分周器の合成利得の直線の傾きが 　-20dB/decになっていますが、何故このようになるのでしょうか？ 2）利得0になる時の周波数（伝達特性）fvpnはどのように導かれたのでしょうか？ 大した質問でなく申し訳ございませんが、 ご回答頂きたくお願い致します。

  • PLLのボード線図

    PLLのボード線図を見ると、開ループゲイン＝１となる時の位相を位相余裕度としています。この部分はわかるのですが、ループ帯域内の十分内側が-180度となり、通常のフィードバック系のボード線図は0度となっている事と異なります。 ループ帯域内の十分内側が-180度であるにも関わらず発振しないのは何故でしょうか？ 尚、PLLの場合VCOと完全積分型LFを採用した場合、両方で180度の位相遅れとなる事は知っています。 宜しくお願い致します。

  • dBmを落とす方法を教えて下さい。

    1700MHz辺りを発生させるために、 PLL周波数シンセサイザ＋VCOで、PLL回路を作っているのですが、 VCOからPLL周波数シンセサイザに帰還するdBmが高すぎて、 PLL周波数シンセサイザが反応してくれないようなのです。 そこでdBmを落とそうと考えたのですが、 「抵抗を入れれば落ちる」と思って50Ωラインに200Ωチップ抵抗を入れたところ、 VCOが全く発振しなくなってしまいました。 壊れてしまったようです。。。 （これって壊れる要因になるのでしょうか・・・？） そこで他に方法を探しているのですが、何か良い方法はないでしょうか？ もしあれば、ご教示いただけたらと思います。

  • PLL回路の伝達特性について

    PLL回路で、ループフィルタを除いた構成(位相比較器、VCO、分周器)の伝達特性とループフィルタの伝達特性の関係について質問です。 前者の利得も後者の利得と全く同じ意味であると考えてよいのでしょうか。位相で考えた結果得られる利得とは何者なのかが理解できず苦しんでいますが、後でループフィルタの利得と合成することを考えると振幅を表しているのでしょうか。 よろしくお願いします。 ちなみに下記の本で勉強中です。 http://www.amazon.co.jp/gp/product/4789833453/503-2451912-0922366?v=glance&n=465392

  • ＰＬＬを用いたヘテロダイン検波について

    現在、搬送波2MHzを用いて信号の検波をしようと取り組んでいます。 そこで、ヘテロダイン検波（1.98MHz）を用いて中心周波数20kHzで信号を取り出すためにプログラマブル水晶発振器（SG8002）の使用を検討しています。 しかし、SG8002は同調部には向かないという意見を見つけたので使用に関して迷っています。 今回の使用方法はSG8002で発振した矩形波をLCフィルタで正弦波にして搬送波に乗算するという形です。 SG8002はPLL回路方式の中でも特にジッターなどの雑音が多くなってしまうのでしょうか？ ネット等で調べてみたのですが、具体的にSG8002の何が原因で検波回路に向いていないのかが分からなかったです。 よろしくお願いします。

  • ＰＬＬでのクロック分周について

    現在Quartus 8.1でＦＰＧＡを開発しているものです。 FPGAボード上の水晶発振器のクロック48MHzをメガファンクションの ALTPLLで100KHz（0.1MHz）と30KHz（0.03MHz）を作って使用したいと考えているのですが、赤い英文字で 「cannot implement the requested PLL Cause Post divider max count exceeded」 と出てしまいます。 （周波数下げすぎ？） そのまま無視して進めていくと何となく100KHzの周波数のＰＬＬ出力クロックは出来ているのですが、このまま利用すると何かジッタ等の問題があるのでしょうか？ また、もしダメな場合、どのように４８ＭＨｚから100KHzと30KHzのクロックを作ればよいのでしょうか？

  • PLLの伝達特性

    【質問】 下記(1)式から求まるPLLの伝達特性fの何Hzは何を表している周波数なのでしょうか？また、以下のまた、下記(1)式から求まる周波数は0dBになるに周波数だとのことで、 これがなぜ、0dBとなる周波数なんでしょうか？ 伝達特性：f f = (Kd・Kv)/(N・2Π)・・・(1) Kd：位相比較器の利得(単位：V/rad) Kv：VCOの利得(rad/sec/V) N：分周期の1/N 伝達特性ｆは、利得が0dBになる周波数とのこと。 以上、宜しくお願い致します。

  • PLLの開ループ特性と閉ループ特性及び位相余裕

    【質問1】 PLLに関する本を読んでいると、「開ループ特性」と「閉ループ特性」という言葉がでてきます。 PLLは、VCOの出力を位相比較器に負帰還するので、「閉ループ特性」が重要だと思うのですが、 「開ループ特性」がなぜ必要なのでしょう？また、「開ループ特性」とは。どういう構成を意味しているのでしょうか？ 【質問2】 利得が0dBとなる箇所で、位相余裕が60度以下という内容がでてきますが、なぜ、利得0dBにおいて、の位相余裕が条件を満たす必要があるのでしょうか？ ちなみに、位相余裕が-180度になれば、発振してしまうというのは、理解しています。 以上、コメント頂ける方、ご教示の程、宜しくお願い致します。

  • カウンタを用いた分周器について

    16MHｚの水晶を用いて発振回路を作りました。 これをカウンタIC（4020B）を用いて1/512に分周したいのですが、どのように接続すればいいのでしょうか？ 特性的に無理かも知れませんが、基本的な接続方法をお願いします。

注目のQ&A

カテゴリ

専門家に質問してみよう

職業から探して質問する

あなたにピッタリな商品が見つかる！ OKWAVEセレクト

質問する