JK-FF同期式6進カウンタが4進になってしまう…

質問

学校の実験でJK-FF同期式6進カウンタを作ったのですが、テストボードに配線をすると何故か4進カウンタになってしまいます。
先生に「論理式が違う」と指摘されたので1からやり直してみたりしたのですが、何度やっても最初と同じ論理式になります。
ちなみにhttp://www.di.takuma-ct.ac.jp/~matusita/GuenCAD/QandA/counter/counter6jk/answer.htmlにあるやり方と同様の手順で設計を行いました。
何故6進ではなく4進になってしまうのか全く分からずお手上げ状態です。
レポート提出日が迫っているので、原因等がお分かりになる方がいらっしゃいましたら是非ご教示宜しくお願い致します。

回答No.1

noname#58357

論理式と下の回路図が違います。
j1'=~q2・q0
ですが、回路に、~q2のインバータが入っていません。

お礼

本日なんとかレポートを提出することが出来ました。
ご回答頂きありがとう御座いました。

補足

ご回答ありがとう御座います。
論理回路自体がとても苦手なので具体的にどうしたら良いのか教えて頂けると助かるのですが…
j1'の論理式は~q2・q0のままで良いのでしょうか？
また、~q2にインバータを入れなければならないのは何故ですか？
お手数お掛け致しますが、改めてご教示宜しくお願い致します。