- ベストアンサー
シフトレジスタ
JK-FFを使用してカウンタの実験を行いました。そこで課題が出たのですがよかったら教えてください。 1.4ビットのシフトレジスタの動作原理 2.シフトレジスタのコンピュータを構成する周辺LSIのなかに使われている例 よろしくお願いします。
- blue_fantasy
- お礼率100% (1/1)
- 物理学
- 回答数1
- ありがとう数1
- みんなの回答 (1)
- 専門家の回答
質問者が選んだベストアンサー
本来、宿題の丸投げには答えないのがこの場のルールなんですが、 この問題の2番は、イマドキの事情では学生が自力で出来なくても しかたが無いと私は思うので、ルールを杓子定規に振りかざすべき でないという判断のもとに答えを書きます。 2番のこたえ 「 シリアルポートの中にある 」 です。 シリアルポートの中では、1本の線で順番に送られてきたビット の集まりを8ビットだけ溜め込んだのち、ひとつの固まり(1バイト) として他の回路に渡します。ここに、シフトレジスタが使われてい ます。 # あと、「 USB の中にもシフトレジスタがある 」 # と言うべきかどうか、私なら迷うところです。 質問者のかたが使っている実験の授業のテキストが作られた昔に は、パソコンの中身は今より単純で、初めて論理回路に接する学生 に対してでも 「 それぐらい知っていなさい 」 と言って良かった のですが、現在のパソコンの中身は複雑怪奇であり、シリアルポー トの回路はとても大規模なLSIの一部として取り込まれており、 そういう部分の情報が、学生諸君が目にするようなところにころが っているかどうか疑問です。 ( 私は NO だと思う。 もう何年も、 RS232C という言葉を口に出していませんね。 ) なお、1番の問題は、こればっかりはご自分でやって欲しいと 思うので私は答えを書きません。
関連するQ&A
- シフトレジスタについて
下図1は並列書き込み右シフト循環レジスタで、4ビットのJK-FFで構成されている。図2のような入力を印加したときの、FF1~FF4の出力を図示せよ。 という問題です。 やり方を教えてください。 お願いします。
- ベストアンサー
- 電気・電子工学
- カウンタ回路
JK-FFを用いてカウンタの実験を行なったのですが、いくつか質問があります。自分なりに思うことも書いてみます。分かる方アドバイスよろしくお願いします。 (1)非同期式N進カウンタでハザードの発生理由と対策 非同期式カウンタではCKを統一していないためハザードが出来るんですか?ハザードをなくすためにはCKを共通にして同期式にすればいいんでしょうか・・・? (2)同期式16進カウンタをBCDカウンタとして使うには回路をどう変更したらよいか? 実験で使った回路はJK-FFを4段にしたものです・・・。 (3)4ビットシフトレジスタの動作原理とLSIの中に使われている例をあげよ 参考URLなどいいのでよろしくお願いします!!
- ベストアンサー
- 物理学
- 論理回路
論理回路です。 ・JK-FFで非同期カウンタを構成し動作させたものと、D-FFで非同期アップカウンタを構成し動作させたものとの相違点。 ・JK-FFシフトレジスタを構成し動作させたものと、D-FFでシフトレジスタを構成し動作させたものとの相違点。 を教えてください あと非同期と呼ばれる理由を教えてください
- 締切済み
- その他(学問・教育)
- シフトレジスタICのシリアルデータ出力にFET
シフトレジスタICを基板渡しでカスケード接続する構成で、シフトレジスタICのシリアルデータ出力でFETを駆動して次の基板に入力、次の基板ではシュミット付きインバータの14で受けてシフトレジスタのシリアルデータ入力端子に入力、という回路で質問です。 ・ノイズに強くなる、と聞いたのですが、FETを使用することでどういった原理によりノイズに強くなるのでしょうか? ・また、FETや14を使用せずに直接接続する場合と比べてデメリットはないのでしょうか? 基板渡しでカスケード接続する場合、FET、14を使用するのはごく一般的なことでしょうか? 以上、よろしくお願いいたします。
- ベストアンサー
- 物理学
- バイナリカウンタの仕組みについて教えていただけないでしょうか。
バイナリカウンタの仕組みについて教えていただけないでしょうか。 なぜバイナリカウンタは足し算ができるのですか? JK-FFを使ったカウンタなのですが、どうも理解できません。Webで調べても動作についての記述はあるのですが、仕組みについて載っているところが見つからず困っています。 どなたかよろしくお願いします。
- ベストアンサー
- 物理学
- JK-FF同期式6進カウンタが4進になってしまう…
学校の実験でJK-FF同期式6進カウンタを作ったのですが、テストボードに配線をすると何故か4進カウンタになってしまいます。 先生に「論理式が違う」と指摘されたので1からやり直してみたりしたのですが、何度やっても最初と同じ論理式になります。 ちなみにhttp://www.di.takuma-ct.ac.jp/~matusita/GuenCAD/QandA/counter/counter6jk/answer.htmlにあるやり方と同様の手順で設計を行いました。 何故6進ではなく4進になってしまうのか全く分からずお手上げ状態です。 レポート提出日が迫っているので、原因等がお分かりになる方がいらっしゃいましたら是非ご教示宜しくお願い致します。
- 締切済み
- その他(学問・教育)
- チャタリング防止について
4ビット2進アップカウンタ回路を JK-FFを使って作る実習をしているのですが、 CLR端子をアクティブにして リセットスイッチを付加せよとあるのですが、 このリセットスイッチにもチャタリング防止の回路を 組むべきか?組まなくてもよいのか?と意見がわかれてます。 どちらが正しのでしょうか?理由も教えて下さい。 よろしくお願いします。
- ベストアンサー
- その他(学問・教育)
- チャタリング防止回路ありとなしの場合
チャタリング防止回路ありの場合となしの場合、SW1(カウンタ入力スイッチ)のボタンを押したときと離したときの、それぞれ点灯状態の変化はどうなるのでしょうか? また、そのような結果になった原因はが分かりません・・・ 非同式バイナリ・カウンタをJK-FFにより構成した場合です。 お願いします。
- 締切済み
- 情報工学
- 同期式3進カウンタについて
同期式3進カウンタについて JK-FFを2つ使用して同期式3進カウンタを作りました。 この回路に3クロック分カウントしたらカウント動作が停止(000)となる回路を作りたいのですが、どのような回路を追加すればよいのでしょうか。(リセットすることにより再カウント開始する回路) よろしくお願いいたします。
- ベストアンサー
- 電気・電子工学
お礼
わかりやすい回答ありがとうございました。 1はなんとか自力で解くことができました。