- 締切済み
論理回路についての質問です。
同期式6進カウンタの回路図を教えて頂けないでしょうか? 使用するのはJK-FFなのですが、FFのCLRは使用しないよう、よろしくお願いいたします。
- tomo2430
- お礼率0% (0/6)
- その他([技術者向] コンピューター)
- 回答数1
- ありがとう数0
- みんなの回答 (1)
- 専門家の回答
みんなの回答
- unagi-pie
- ベストアンサー率41% (166/397)
何故教えて欲しいの? 課題なら自分で考えなきゃだめよ
関連するQ&A
- 論理回路のカウンタの回路について。
「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」 という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。 こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか?それとも回路の作り方というのがあるのでしょうか? よろしくお願いします。
- ベストアンサー
- 数学・算数
- 論理回路
論理回路です。 ・JK-FFで非同期カウンタを構成し動作させたものと、D-FFで非同期アップカウンタを構成し動作させたものとの相違点。 ・JK-FFシフトレジスタを構成し動作させたものと、D-FFでシフトレジスタを構成し動作させたものとの相違点。 を教えてください あと非同期と呼ばれる理由を教えてください
- 締切済み
- その他(学問・教育)
- 論理回路について教えて下さい!
論理回路について教えてください。 JK-FFをSR-FFを用いて表現するにはどうしたら良いのでしょうか? もし可能ならば回路図も添付していただけると嬉しいです!
- ベストアンサー
- その他([技術者向] コンピューター)
- カウンタ回路
JK-FFを用いてカウンタの実験を行なったのですが、いくつか質問があります。自分なりに思うことも書いてみます。分かる方アドバイスよろしくお願いします。 (1)非同期式N進カウンタでハザードの発生理由と対策 非同期式カウンタではCKを統一していないためハザードが出来るんですか?ハザードをなくすためにはCKを共通にして同期式にすればいいんでしょうか・・・? (2)同期式16進カウンタをBCDカウンタとして使うには回路をどう変更したらよいか? 実験で使った回路はJK-FFを4段にしたものです・・・。 (3)4ビットシフトレジスタの動作原理とLSIの中に使われている例をあげよ 参考URLなどいいのでよろしくお願いします!!
- ベストアンサー
- 物理学
- 論理回路 カウンタで一個飛ばしたい
論理回路を勉強中です。 JK-FFを使って非同期の2桁カウンタを作りました。入力は押しボタンで、ボタンを一回押して離すたびに1カウントします。 このとき、00→01→10→11→00・・・とカウントしますが、場合によっては00→10とか、01→00といったように、間の数を飛ばしたいのです。 例えば、別の場所からの入力Bがあり、B=1のときは2加算する、といったことをしたいのですが、どうしたらいいのでしょうか? 最終的なカウンタの出力は、ユーザーの任意のタイミングでできるようにするので、ボタンを押した後B=1を検知したときは、さらにカウンタにパルスを自動に1個与えればいいんじゃないかなと思っているのですが、1個だけのパルスの生成方法が分かりません(ボタン入力などの手動ではなく)。 また、せっかくJK-FFを使っているのだから、上記のカウンタはK=J=1で固定していますが、セット・リセットをうまく使って出来る方法があれば、ご教授いただければ幸いです。
- ベストアンサー
- その他(学問・教育)
- JK-FFを使う非同期10進・2進カウンタについて
閲覧ありがとうございます。 タイトル通り、JK-FFを用いた非同期10進カウンタ・非同期2進カウンタの回路図が分かりません。 ご回答よろしくお願いいたします。
- 締切済み
- その他(プログラミング・開発)
- 同期式3進カウンタについて
同期式3進カウンタについて JK-FFを2つ使用して同期式3進カウンタを作りました。 この回路に3クロック分カウントしたらカウント動作が停止(000)となる回路を作りたいのですが、どのような回路を追加すればよいのでしょうか。(リセットすることにより再カウント開始する回路) よろしくお願いいたします。
- ベストアンサー
- 電気・電子工学
- 同期カウンタの論理回路について
D-FFを用いた同期カウンタの論理回路の設計についてなのですが http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap5/index.htmlの3.1のような問題を解いています。 そしてここに書かれているのと同じようにD0,D1,D2,D4までは求められたのですが、回路図を描く時にこのホームページの回路図ではDFF0では 入力のDに出力からとったQをnotゲートでわざわざノットQにしていますが、DFF0の回路自体にQの下にノットQを書いておき、そこから直接Dに入れるというのではだめなのでしょうか? 他の順序回路ではノットQを普通に書いていたはずなのですが、同期カウンタではノットQを出力として使っているものがなかったので疑問になりました。 宜しくお願いいたします。
- ベストアンサー
- 物理学