11進非同期式カウンタの作り方と問題点
- 11進非同期式カウンタの作り方について説明します。教科書の参考にした設計では、カウント値による状態遷移があり、0→0と1→0の変化があります。
- 具体的な問題点として、Q0の場合に入力が1→0のときQ0が反転してしまうことがあります。この問題を修正するためには、Q1のNAND出力をJ0に入れる措置が必要です。
- また、Q1の場合は、前段の出力が0→0の場合にQ1の状態が保持されてしまう問題があります。この問題を修正するためには、Q1とQ3、そしてクロックのAND出力と前段の出力のOR出力をFF1のクロックに入れる必要があります。同様に、Q2とQ3にも修正措置が必要です。
- ベストアンサー
１１進カウンタについて
１１進非同期式カウンタが上手く作れません； ちなみに教科書を参照して作成したところでは、 状態遷移は カウント値 Q0 Q1 Q2 Q3 １０ ０ １ ０ １ ０ ０ ０ ０ ０ のようになり、上表より０→０と１→０の二通りの変化がある。 （１）Q0について 入力が１→０のとき、そのままではQ0は反転してしまうので、修正措置として、「Q1のNAND出力（Q1バー）をJ0に入れておく。」 （２）Q1について 前段の出力が０→０であれば、Q1はそのままの状態を保持してしまうので、修正措置として、「Q1、Q3とクロックのANDをとり、これと前段（Q0）の出力のORをFF1のクロックに入れる。」 （３）Q2について （１）の措置と同様なので、「Q4のNAND出力をJ3に入れておく。」 （４）Q3について （２）の措置と同様なので、「Q1、Q3とクロックのANDをとり、これと前段（Q2）の出力のORをFF3のクロックに入れる。」 というように設計して実際に製作したのですが、正しく動作しませんでした； 回路に問題があるのか、半田などの作り方に問題があるのか解りませんので、是非教えていただきたいです；
- 物理学
- 回答数1
- ありがとう数2
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
どういうＦＦをお使いになるのかによって色んなやり方が考えられますが普通に使われるＪＫ－ＦＦだと ↓のようなやり方が普通かと。 他にも「１１進 カウンター」で結構ヒットします。
関連するQ&A
- フリップフロップのカウンタについて
JKフリップフロップを用いると2進カウンタなどができますよね、 そのなか（非同期式カウンタ）で前段のFF(フリップフロップ）の出力から次のFFのCK（クロック）等の入力として用いられているのがありますが、それはどんな理由でそうしているのでしょうか？ おねがいします。 質問がわかり難い場合は補足つけます。
- 締切済み
- 物理学
- 14進カウンタの設計について
「７４００を２個、７４９３を１個使って１４進カウンタを作れという課題」が出たのですが、わからない点がいくつかあります。 ほとんど直接１４進カウンタの設計には関係ないですが、 １．テキストにSN７４９３を用いたn=１５進カウンタの設計例が載っているのですが、 １ピンと１２ピン（INPUT A と Q A）を接続すると最大n=１６の構成になると書いてあるのですが、２進カウンタ部の出力と８進カウンタ部の入力を接続するとなんで最大１６の構成になるんですか？ ２．テキストの図でFFのは各出力をANDゲートの入力につないでからその出力を７４９３内のNANDゲート（２ピンと３ピン）に接続しているのですが、これはFFの各出力を一旦ひとまとめにしてからNANDの入力に接続しているという解釈でいいですか？ ３．１４進カウンタということは、１４（１１１０）が検出されるとカウンタがリセットされますよね？ ということは、出力QD,QC,QB,QA（Dが最上位）がある場合、QD=QC=QB=１の出力をNANDゲートに接続してクリア端子に入力すればいいのか、１４では無く１３（１１０１）を入力するのかどちらですか？ 私は１４だと思っているのですが友人が１３じゃね？みたいなことを言っていたのでこんがらがってきまして。 なんとも初歩的な質問ばかりで申し訳ないです。
- ベストアンサー
- 科学
- 3bitのカウンタ回路
いつもお世話になっています。 今回問題でD-FFを使って同期クリア入力のある3bitカウンタを設計せよと 書いてあったのですがその遷移表がうまくかけません；； クリアが1のときにクロックの立ち上がりでカウンタ出力が0になると 書いていました。 この場合、同期式カウンタでつくればいいのでしょうか？ 詳しくは書かれてなかったのですがアップダウンカウンタを想定していいのでしょうか？ よろしくお願いします<(_ _)>
- ベストアンサー
- 物理学
- JKフリップフロップについて
大体の教科書にはJKフリップフロップの説明として以下のようなことが書かれています。 (1)、J、K入力のどちらか一方のみが1（H）のときにクロックに同期してその入力がFFの状態として取り込まれ、それが出力される。 (2)、クロックパルス時にJ,Kがともに１のときFFの状態は反転する。 (3)、J,Kがともに０（L）のときは状態は変化しない。 と書いてあり、その真理値表は次のページあるような表が書いてあります。 http://atug2.hp.infoseek.co.jp/jx/A/4/4_3.html 自分が持っている教科書には、上のページの表のJKがHHのときの出力は日本語で「反転」と書いてあります。 ここで質問です。 (1)について Jを１、Kを０にして、入力（同ページの図のTとあるところ）に１を入れるとQには何が出力されるのですか？また、０を入れると何が出力されますか？それはなぜですか？表ではJ,Kの順で０１のとき０１、１０のとき１０と出るといっていますが、これは入力Tにはよらないということですか？ (2)について 何が反転されるのですか？たとえば、Tに１を入れると、Qに０が、０を入れると１が出力されるということですか？ (3)について 表ではその部分が「保持」と書いてありますが、何が保持されるのですか？たとえば、Tに１を入れれば、Qに１が、０を入れれば０が出力されるということですか？ どうも教科書だけの説明ではよく理解できません。よろしくお願いします。
- ベストアンサー
- 物理学
- JK-FFをもちいた同期式8進ダウンカウンタとアップカウンタ
JK-FFをもちいて同期式8進ダウンカウンタをつくりたいのですが、 初期値は０００と指定されています。 だから 現在状態Ｑ2Ｑ1Ｑ0が ０００ １１１ １１０ １０１ １００ ０１１ ０１０ ００１ 次状態Ｑ2+Ｑ1+Ｑ0+が １１１ １１０ １０１ １００ ０１１ ０１０ ００１ ０００ となって Q2+＝￢Ｑ2￢Ｑ1￢Ｑ0＋Ｑ2Ｑ1Ｑ0＋Ｑ2Ｑ1￢Ｑ0＋Ｑ2￢Ｑ1Ｑ0 ＝￢Ｑ2￢Ｑ1￢Ｑ0＋Ｑ2（Ｑ1＋Ｑ0） Q1+＝Ｑ1Ｑ0＋￢Ｑ1￢Ｑ0 Q0+＝￢Ｑ0 JK-FFの入力式J=g2、k=￢g1により J2=K2=￢Ｑ0￢Ｑ1 J1=K1=￢Ｑ0 J0=K0=1 となってあとは回路を書くだけなんですが、 気になったのは同じようにアップカウンタを作ろうと思って 現在状態 ０００ ００１ ・・・ １１１ 次状態 ００１ ０１０ ・・・ ０００ としてやっても結果がダウンカウンタと同じになってしまいます。 どうしてでしょうか？
- 締切済み
- その他（学問・教育）
- カウンタの設計（フリップフロップ）
スイッチSをON(1)にすると（0,1,2,0,1,2・・・・）とカウントしOFF(0)にすると（1,2,3,1,2,3・・・）とカウントするカウンタを設計したいのですがよくわかりません。 JK－FFを使ってまず状態図を描きたいのですがどうすればよいのか。。。教えてください！ 状態図は ------------------------------------------- 数値計 現在の状態 次の状態 JKの入力要件 Q1 Q0 Q1' Q0' J1 K1 J0 K0 0 1 2 -------------------------------------------- のような感じです。 わかるかたお願いします。
- 締切済み
- 物理学
- フリップフロップ（Ｄ－ＦＦ）回路について
Ｄ－ＦＦ回路でＴ－ＦＦ回路を作成した場合、Ｑバーの出力をＤに入力させます。 このとき、Ｑバーの出力ピンに丸印（小さい○）をつけると、クロック（ＣＬＯＣＫ）の立ち上がりエッジから遅延して、Ｑバーからの出力が反転されます。 ここで、なぜ、Ｑバーの出力ピンに丸印（小さい○）をつけると、クロック（ＣＬＯＣＫ）の立ち上がりエッジから遅延して、Ｑバーからの出力が反転されるのかが、分かりません。 ご教授をよろしくお願いします。
- ベストアンサー
- 科学
- ディジタル回路 ＪＫ-ＦＦを用いた回路
同一クロックで動作する2つのJK-FFの回路なんですが 片方のJK-FFの入出力をそれぞれJ1,K1,Q1,￢Q1 もう片方の入出力をそれぞれJ2,K2,Q2,￢Q2とします。 J1とK2が常にＨで、￢Q1とJ2がつながっていて、K1と￢Q2が つながっている回路のQ1,￢Q1,Q2,￢Q2のタイミングチャートは ＿｜ ｜＿｜ ｜＿｜ ｜＿｜ ｜＿ CLK ＿＿＿ ＿＿＿＿＿＿＿＿＿ ｜ ｜ K1=￢Q2 ＿＿＿｜ ｜＿＿＿＿＿ Q1 ＿＿＿ ＿＿＿＿＿ ｜ ｜ ￢Q1=J2 ＿＿＿｜ ｜＿＿＿＿＿＿＿＿＿ Q2 このようにあるテキストに書いてあるのですが、この4本すべて 回路を見れば最初からわかるのですか、それともどれか一本が あたえられれば残りがわかるのですか、回路を見ればわかるとすれば どう考えればいいのか教えてください。
- 締切済み
- その他（学問・教育）
- 高校生なのですが、ANDやOR、NOTのNAND論理回路の実験（基本回
高校生なのですが、ANDやOR、NOTのNAND論理回路の実験（基本回路）をしました。そうして入出力特性についてグラフをかいたところAND回路では、low（低い方）を示すのですが、どんな電圧をかけても０.３Ｖほど上昇して、出力されます。OR回路では、０.３Ｖほど下がって出力されました、この原因は、測定誤差ではなく、ダイオードが原因らしいのですが、全くわからないので、詳しく優しい回答お願いします。
- ベストアンサー
- その他（学問・教育）
お礼
返信遅れて申し訳ありません； とても参考になりました！Q0の措置は、Q0より上位で１が立っている「全て」の出力のNANDだったのですね…； アドバイスいただかいありがとうございましたｍ（＾_ _＾）ｍ