PECL出力の測定 - センセーショナルなタイトル
- PECL出力の測定をするためには終端器が必要ですが、自作する方法はあるのか悩んでいます。
- 抵抗値の決定方法や終端電圧についても教えていただけると助かります。
- PECL出力の測定に関するアドバイスをお待ちしています。
- ベストアンサー
PECL出力の測定
PECL出力のICを５０Ωグラウンド終端のオシロで測定をしたいのですが、下記のような終端器を持っていません。 http://www.iti.iwatsu.co.jp/products/pspl/ecl.html チップ抵抗や基板加工機などは持っているので、単純であれば自作を試みたいのですが、抵抗値がわかりません。 例えば、（このＩＣを使う訳ではありません） http://datasheets.maxim-ic.com/jp/ds/MAX3691EVKIT_jp.pdf のR2～R5などがそうだと思うのですが、どのように値を決定しているのかわかりません。 PECL→PECLの場合には http://datasheets.maxim-ic.com/jp/ds/MAX3691_jp.pdf にあるように130Ωと82Ωのテブナン終端でインピーダンスは 130*82/(130+82)=50Ω 終端電圧？は82*3.3/(130+82)=1.28でVccから約2V低い電圧になっているので、抵抗値が妥当であることは理解できます。 ご存知の方、アドバイスをいただければ幸いです。
- ypin
- お礼率72% (21/29)
- 物理学
- 回答数2
- ありがとう数4
- みんなの回答 （2）
- 専門家の回答
質問者が選んだベストアンサー
ypinさん、再びこんにちは。 >この考え方で問題ないですよね 私はプロなので詳解は有料になります（冗談です）。 ちょっと今検算は勘弁してください。 ご存知の様に、これらの終端の考え方の基本は、 出力インピーダンスがオシロから見て５０オームとなること、この前提には普通のオシロ内部にはＧＮＤに対し５０オームの抵抗が入っており、 伝送路送端に５０オームを直列に挿入することで、伝送路インピーダンスを交流的にも直流的にも合わせ、伝送損失を最小にする、ことにあります。 アナログ系ではこの考え（ＧＮＤ基準）でよいのですが、 ＰＥＣＬ系では、Ｈｉ側電圧、Ｌｏ側電圧が決められており、いわばバイアス電圧が乗っているという状態です。 ＰＥＣＬ対応終端の付いたオシロ（今時の高速オシロにはついてます）なら良いのですが、１昔前のオシロですと、これらを矛盾無く解決する良い方法はありません、というかその理由で外付け（脱着可能な）終端器を使うのです。 従って、バイアス的に矛盾はあるがとにかく５０オームを守るように設定してください。 バイアスに関しては、先の参照ＵＲＬをよく読んでください。仮想中点電圧に対しＶｃｃ、ＧＮＤに抵抗でバイアスする、どちらに対しても出力が５０オームとなるよう計算する、です（だからオシロをつなぐ／つながないで矛盾すると思いますが）。 >オシロなど低インピーダンスの場合 初めから対ＧＮＤに５０オームが入っていることが制約になるだけで、同じ考え／計算です。 これで判らなければ別にもう一度質問ください、時間があるとき真剣に考えます（含む計算）、その時は使用機器を詳しく書いてください。
その他の回答 (1)
- esezou
- ベストアンサー率37% (437/1154)
ypinさん、こんにちは。 こちらの説明が詳しい。 http://focus.ti.com/lit/an/scaa062/scaa062.pdf どうしても日本語が欲しいあなたにはこちら。 http://opg.teldevice.co.jp/pdf/products_ecl/an1406j.rev2.pdf
お礼
esezouさま ご回答ありがとうございます。 ご紹介頂いた資料を読ませていただきました。 資料にあった物は入力側がハイインピーダンスでオシロなど 低インピーダンスの場合は自分で計算しないといけないと思い、 下図のような終端回路を考えてみました。 (◆は抵抗) Vcc │ ◆R1 │ R2 ↓オシロ PECL_OUT─┴─◆─……┐ ◆R0 ┴ //（グラウンド） PECL出力が Vcc-2.0 [V]として、R0=50Ωのオシロに接続する場合、 R1, R2 = 125Ω, 33Ω(＠ Vcc = 3.3V) R1, R2 = 83Ω, 75Ω(＠ Vcc = 5.0V) と算出したのですが、この考え方で問題ないですよね？
関連するQ&A
- PECLからLVDSへのコモン電圧の変換の仕方とPECLの規格
お世話になります。 PECLからLVDSへのコモン電圧の変換が上手くできず困っています。 PECLの出力は http://www.onsemi.jp/pub_link/Collateral/MC10EP32-D.PDF を使用しております。 この出力は50Ωでオシロで確認するとVhは2.4VでVlは1.6Vでコモン電圧は2Vでした。 受け側はLVDS受けなので、コモン電圧を1.5Vにしたいと思っています。 そこで、PECL出力に直列で抵抗27Ωを入れ、終端抵抗22Ωを入れて、 R1+R2が50Ωに近くなるように抵抗値を決め、受け側の電圧を電圧を確認したところ、 振幅は半分ぐらいになっていましたが、コモン電圧はあまり下がっていませんでした。 どのようにしたらコモン電圧を下げられるかご教授下さい。 また、MAX3691の出力を0.1uFでACカップリングした出力をオシロスコープで波形をみようとしたところ見れませんでした。 http://japan.maxim-ic.com/quick_view2.cfm/qv_pk/3362 どのようにしたらオシロスコープで見れるようになりますでしょうか。 宜しくお願いいたします。
- ベストアンサー
- 物理学
- ＯＰアンプ回路のインピーダンスマッチングで困っています
｜＼ V+ ─ R1 ┬──┤+ ＼Rout R2 ｜ >─┬─ Vout = ( R2/R1 )*( V+ - V- ) GND（0V） ┘ ┌┤- ／ ｜ │ │／ │ V- ─── R1 ┴── R2 ──┘ FPGAからLVDS出力する V+：内部(出力)抵抗100Ω V-：内部抵抗100Ω オペアンプの入力抵抗値 Rin-:45Ω Rin+:700kΩ オペアンプの出力抵抗 Rout:10Ω(100Mhz使用するため。オペアンプの仕様書参照) RL(Vout)の入力抵抗値:50Ω 以上の条件で V+：矩形波100MHZ ＿|￣|＿|￣| (0101...)0が0V,1が1V V-：矩形波100MHZ ↑の逆位相|￣|＿|￣|＿(1010...)0が0V,1が1V の入力を行い、出力側(Vout)に-1、1、-1、1といったように±に振れている信号を作りたいと考えています。 この回路を作成するにあたり、インピーダンスマッチングを行う必要があるのですが(高周波を使用するため)、オペアンプの差動増幅回路の機能Vout = ( R2/R1 )*( V+ - V- )を保ちつつ、抵抗のみでインピーダンスマッチングしたいのですが、、、、うまくいきません。 ( R2/R1 )を意識しなければマッチングはできるんですが、 差動増幅回路の機能を維持できません。 どうぞご教授よろしくお願いいたします。 OPアンプ仕様書 MAXIM社 MAX4225 http://pdfserv.maxim-ic.com/jp/ds/MAX4223-MAX4228_jp.pdf#search='ＭＡＸ4225'
- 締切済み
- 物理学
- ＯＰアンプ回路のインピーダンスマッチングで困っています
｜＼ V+ ─ R1 ┬──┤+ ＼Rout R2 ｜ >─┬─ Vout = ( R2/R1 )*( V+ - V- ) GND（0V） ┘ ┌┤- ／ ｜ │ │／ │ V- ─── R1 ┴── R2 ──┘ FPGAからLVDS出力する V+：内部(出力)抵抗100Ω V-：内部抵抗100Ω オペアンプの入力抵抗値 Rin-:45Ω Rin+:700kΩ オペアンプの出力抵抗 Rout:10Ω(100Mhz使用するため。オペアンプの仕様書参照) RL(Vout)の入力抵抗値:50Ω 以上の条件で V+：矩形波100MHZ ＿|￣|＿|￣| (0101...)0が0V,1が1V V-：矩形波100MHZ ↑の逆位相|￣|＿|￣|＿(1010...)0が0V,1が1V の入力を行い、出力側(Vout)に-1、1、-1、1といったように±に振れている信号を作りたいと考えています。 この回路を作成するにあたり、インピーダンスマッチングを行う必要があるのですが(高周波を使用するため)、オペアンプの差動増幅回路の機能Vout = ( R2/R1 )*( V+ - V- )を保ちつつ、抵抗のみでインピーダンスマッチングしたいのですが、、、、うまくいきません。 ( R2/R1 )を意識しなければマッチングはできるんですが、 差動増幅回路の機能を維持できません。 どうぞご教授よろしくお願いいたします。 OPアンプ仕様書 MAXIM社 MAX4225 http://pdfserv.maxim-ic.com/jp/ds/MAX4223-MAX4228_jp.pdf#search='ＭＡＸ4225'
- 締切済み
- 物理学
- ＯＰアンプ回路のインピーダンスマッチングで困っています
｜＼ V+ ─ R1 ┬──┤+ ＼Rout R2 ｜ >─┬─ Vout = ( R2/R1 )*( V+ - V- ) GND（0V） ┘ ┌┤- ／ ｜ │ │／ │ V- ─── R1 ┴── R2 ──┘ FPGAからLVDS出力する V+：内部(出力)抵抗100Ω V-：内部抵抗100Ω オペアンプの入力抵抗値 Rin-:45Ω Rin+:700kΩ オペアンプの出力抵抗 Rout:10Ω(100Mhz使用するため。オペアンプの仕様書参照) RL(Vout)の入力抵抗値:50Ω 以上の条件で V+：矩形波100MHZ ＿|￣|＿|￣| (0101...)0が0V,1が1V V-：矩形波100MHZ ↑の逆位相|￣|＿|￣|＿(1010...)0が0V,1が1V の入力を行い、出力側(Vout)に-1、1、-1、1といったように±に振れている信号を作りたいと考えています。 この回路を作成するにあたり、インピーダンスマッチングを行う必要があるのですが(高周波を使用するため)、オペアンプの差動増幅回路の機能Vout = ( R2/R1 )*( V+ - V- )を保ちつつ、抵抗のみでインピーダンスマッチングしたいのですが、、、、うまくいきません。 ( R2/R1 )を意識しなければマッチングはできるんですが、 差動増幅回路の機能を維持できません。 どうぞご教授よろしくお願いいたします。 OPアンプ仕様書 MAXIM社 MAX4225 http://pdfserv.maxim-ic.com/jp/ds/MAX4223-MAX4228_jp.pdf#search='&a...ＭＡＸ4225'
- 締切済み
- 物理学
- SSTL-2出力バッファの消費電力の考え方について
SSTL-2出力バッファ(シングルエンド)の消費電力の考え方について 教えてください。 LSI内部にSSTL-2出力バッファがあって、LSI外部に終端抵抗がある場合の LSI内部での消費電力なのですが、 電源電圧： 2.5V 終端電圧： 1.25V 終端抵抗： 25Ω＋50Ω バッファの出力段のON抵抗： 50Ω プリバッファ部分の消費電力は無視 として 出力信号がHighレベルの場合を考えると、 LSI内部での電位差は (2.5V-1.25V)÷(50Ω+25Ω+50Ω)×50Ω= 0.5V 電流は (2.5V-1.25V)÷(50Ω+25Ω+50Ω)= 10mA これらからLSI内部の消費電力は 0.5V×10mA= 5mW これで良いのでしょうか？ それとも単純に電源電圧と電源から流れ出す電流で 2.5V×10mA= 25mW とするべきなのでしょうか？
- 締切済み
- 電気・電子工学
- 赤外線LEDを駆動するトランジスタ回路の抵抗値
この図 http://amahime.main.jp/sekigaisen/sousin.jpg のような回路を想定しています。 トラジスタは http://akizukidenshi.com/download/2sc2712-y.pdf を使います。 赤外線LEDは http://akizukidenshi.com/download/ds/optosupply/OSI5LA5113A.pdf を使います。 コレクタ電流IC=150mAとします。 電源は5Vとします。 データ・シートから赤外線LEDの順電圧は1.35Vとします。 トランジスタのデータ・シートのグラフを見て以下のように考えました。 １．hFE-IC グラフからコレクタ電流IC=150mAなら増幅率は150倍 ２．VBE(sat)-ICグラフからIC=150mAならVBE=1V ３．１．からベース電流IB=1mA、２．からベース・エミッタ間電圧VBE=1Vなので、ベースに接続する抵抗の値RB=1/0.001=1kΩ ４．２．と赤外線LEDの順電圧は1.35Vであることから、コレクタに接続する抵抗RC=(5-1.35-1)/0.150=17.7Ω 以上のように抵抗値を決めましたが正しいでしょうか？ 間違えがあればご指摘ください。
- 締切済み
- 電気・電子工学
- テブナン・ノートン
テブナン・ノートンを使って下の回路のV,Iを求めます 答えはV=6,I=-2なのですが、 テブナンを使ったときに2/3Ωになり、2/3Vになるのがよくわかりません。 電圧源を短絡、電流源を開放すれば2Ω１Ω１Ωの回路に なると思いますが、短絡した部分に電流が流れて左端の１Ωには電流が流れないと考えると 2Ω１Ωの並列となり2/3Ωにはなると思います。では次に電圧は2Vを１対２にしたのかなと思いましたがそれでは 直列回路として考えてることになるしさっき並列として考えたのにどうなるんだろうと思います。 また、I=-2ですが右端の1Ωとその他ふたつの抵抗の並列と考えると出るんだなと思いますが、その場合、 電圧源から出る電流はどうなってしまうのでしょうか。教えてください。を使って下の回路のV,Iを求めます 答えはV=6,I=-2なのですが、 テブナンを使ったときに2/3Ωになり、2/3Vになるのがよくわかりません。 電圧源を短絡、電流源を開放すれば2Ω１Ω１Ωの回路に なると思いますが、短絡した部分に電流が流れて左端の１Ωには電流が流れないと考えると 2Ω１Ωの並列となり2/3Ωにはなると思います。では次に電圧は2Vを１対２にしたのかなと思いましたがそれでは 直列回路として考えてることになるしさっき並列として考えたのにどうなるんだろうと思います。 また、I=-2ですが右端の1Ωとその他ふたつの抵抗の並列と考えると出るんだなと思いますが、その場合、 電圧源から出る電流はどうなってしまうのでしょうか。教えてください。
- 締切済み
- 物理学
- 電流帰還型OPアンプの回路について
色々思われることがあるかと思いますが、回路を作成しました。(使用したOPアンプ MAX4225) １： OPアンプから出力される電圧、画像の「P地点」の電圧を算出する式がわからず困っております。 どうかご教授お願いいたします。 2： 下記URLの中段にある電流帰還型OPアンプの計算式の 「In」求め方を教えてください。 3： 電流帰還型OPアンプなので「In」の値を変化させればOPアンプから出力される電圧も変化するという考えでよいのでしょうか？ Ztとからめてご説明お願いいたします。 http://www.nsm.co.jp/products/bunya/hanyouopamp/vfb-cfbopamp.html OPアンプのマニュアル http://datasheets.maxim-ic.com/jp/ds/MAX4223-MAX4228_jp.pdf
- 締切済み
- 物理学
お礼
esezou 様 度々ありがとうございます。 明日から出張がありますので、その間アドバイスと参照URLを熟読しておきます。 その上でわからなければ再び質問させていただきます。
補足
esezou様 返答が遅くなり申し訳ございません。 ようやく実験を再開できました。 ご指摘の資料を読んだ結果先ほど自分の考えた数値で良いと判断し、もっともらしい出力結果を得ました。 うまく行かなかった理由の一つは、（今回D-FFのICを評価していましたが）出力のQと~Qの両方を終端しないと他方の波形が崩れるというのに気が付かなかったためです。 まだまだ勉強不足です。 どうもありがとうございました。