矩形波の変化直前にオーバーシュートとアンダーシュートが出る理由

このQ&Aのポイント
  • CMOS回路シミュレーションで矩形波の変化直前にオーバーシュートやアンダーシュートが発生する理由について教えてください。
  • 矩形波の電圧変化の直前にオーバーシュートやアンダーシュートが現れる現象について、spiceなどのCMOS回路シミュレーションを通じて説明してください。
  • 矩形波の変化直前にオーバーシュートやアンダーシュートが起こる理由を、spiceなどのCMOS回路シミュレーションに基づいて解説してください。
回答を見る
  • ベストアンサー

矩形波の変化直前のオーバーシュート

spiceなどのCMOS回路シミュレーションで、 矩形波の電圧変化の直前にオーバーシュート、アンダーシュートが出る事がありますが、 この理由がわかる方教えて頂けませんか? 簡単なインバータのイメージを記します。(絵が汚くてすみません) トランジスタに寄生CRはつきますが、意図的なLなどはつけていません。

質問者が選んだベストアンサー

  • ベストアンサー
  • ohkawa3
  • ベストアンサー率59% (1339/2254)
回答No.2

次に示すようなCMOS(NMOS+PMOS)のモデルを使って、理想的な矩形波電圧源でin端子を駆動すると、CMOS素子のゲート-ドレイン間 容量(CGDO)を介して、駆動波の立上がり(立下り)が出力端子に現れ、素子が応答してから、本来のロジックレベルに落ち着くようですね。 駆動波形の立上がり(立下り)時間を1ns~2ns程度に鈍らせれば、ほとんど目立たなくなります。 CMOSのモデル: *0.8um CMOS process is assumed * .model n nmos level=1 +VTO=0.7 KP=110u GAMMA=0.4 +PHI=0.7 LAMBDA=0.04 PB=1.23 +CGSO=0.22n CGDO=0.22n CGBO=0.7n +RSH=60 CJ=0.77m MJ=0.5 +CJSW=0.38n MJSW=0.38 +JS=0.1m TOX=14n LD=16n FC=0.5 .model p pmos level=1 +VTO=0.7 KP=50u GAMMA=0.57 +PHI=0.8 LAMBDA=0.05 PB=0.98 +CGSO=0.22n CGDO=0.22n CGBO=0.7n +RSH=135 CJ=0.56m MJ=0.5 +CJSW=0.35n MJSW=0.35 +JS=0.1m TOX=14n LD=15n FC=0.5

Rola0530
質問者

お礼

有難う御座います。確かに寄生容量の影響は考えられますね。実際のsim.で確認してみます。

その他の回答 (1)

  • ohkawa3
  • ベストアンサー率59% (1339/2254)
回答No.1

CMOSインバータ回路には、どのようなモデルを使っていますか?

関連するQ&A

  • 矩形波の変化直前のオーバーシュート

    spiceなどの回路シミュレーションで、 矩形波の電圧変化の直前にオーバーシュート、アンダーシュートが出る事がありますが、 この理由がわかる方教えて頂けませんか? (絵が汚くてすみません)

  • オーバーシュートの再現方法

    50~100Hz程度のデューティー比が50%では無い矩形波の立ち上がりに、わざとオーバーシュートを発生させたいと思います。 マイコンから出力される5Vの信号をトランジスタで12Vに増幅し、これをコイルなどに繋げて立ち上がりが12V以上になってしまうような波形が欲しいのです。 マイコン側の回路にダメージを与えず、単電源でこれを可能にする方法はありますか? コイルにこだわるわけではありません。 トランスなどを使う方法を考えましたが、電源としては交流としがたいものなので、初心者の自分には方法の検討がつきません。

  • CMOSインバータ(4069)の出力電圧と増幅について

     先日、CMOSインバータ(4069)を用いた回路について学びましたが、そこで分からない点がでてきましたので質問させていただきます。  CMOSインバータの出力電圧は何Vになるのですか?  CMOSインバータの構造はNPN型とPNP型のトランジスタを 入力端子に対して並列につないで構成され、またトランジスタの電圧降下が約0.7Vなので、出力電圧は入力電圧-0.7Vということになるのでしょうか?  また、CMOSインバータを並列に並べると電圧が増幅できるそうなのですが、例えばインバータを4つ並列に並べた 時には出力電圧は4倍になるのでしょうか?並列接続では 各素子に等電圧がかかるのでそうなるような気がするのですが、信号が4つに分かれる時に信号の減退等は考慮する必要はないのでしょうか? 以上、宜しければご回答お願いいたします。

  • SPICE(回路シミュレータ)の使い方が分かりません

    SPICEによるシミュレーションで、今回始めてロジックを使ってみましたが、使い方が良く分からないので教えてください。 試しに、CR発振回路のシミュレーションを行いましたが上手く発振してくれません。 回路図は以下のURLにあるものと同等です。(電源回路、LED部除く) ロジック(インバータ)のシンボルには「EVAL」ライブラリの「7404」を使用しました。 http://www.hobby-elec.org/sampl1.htm#note2 これだけの情報で分かっていただけるかどうか分かりませんが、困っているのでよろしくお願いします。

  • CR微分回路とRC積分回路に矩形波の電圧

    CR微分回路とRC積分回路に、それぞれ矩形波の電圧をかけると、微分回路は尖がったような出力で、積分回路はジグザグな出力になりますよね。 この二つの回路の出力は時定数を変えることによって変換される具合が変わり、入力された電圧が、より変換されて出力される回路がいい回路なわけですが、そもそもそれぞれ二つの回路っていったい何がしたくてあんな変換をさせているんでしょうか? あの尖がった波形と、ジグザグな波形をどのような用途に使い、究極はそれぞれどんな波形がほしいのでしょうか?

  • デジタル回路のロジックでNOT回路について

    論理回路のNOT回路(インバータ)の電源電圧は+5Vですが 信号は0~15Vの矩形波なので、この信号を反転させたいので すが、電源電圧が15Vでも動作するインバータはないでしょうか。 よろしくお願いします。

  • 回路シミュレート 

    回路のシミュレーションを始めておこないます。 spiceがつくソフトで、回路まではつなげてみました。 ここで、実際に使いたい例えばトランジスタをシミュレートしたいです。 ロームのページからspice用のファイルを見つけました。これをどのように使用すればよいのかわかりません。 とりあえず、ダウンロードしたファイルをlibというフォルダに入れましたが、部品が追加されたようにも思えません。 また、pdfでspice パラメータというのも見つけました。このパラメータをどのように利用するのか教えていただけないでしょうか? ご教授願います。

  • 回路中の寄生容量

    回路における寄生容量のうち,複数の配線が重なることで発生する寄生容量が遅延やクロストークの要因になることは参考書などを読むと理解できますが,トランジスタの寄生容量によってどのような影響があるのかわかりません. 参考書などには,ゲート電圧に依存してトランジスタの寄生容量が変化するということは書いてありますが,それが実際に回路にどういった影響を与えるのでしょうか? また,例えばイメージセンサの場合に,画素内のフォトダイオード付近に寄生容量が発生すると感度に悪影響を及ぼすのでしょうか? 宜しくお願い致します.

  • QUCSでの低域増強回路について

    QUCSでの低域増強回路について 「定本 トランジスタ回路の設計」の回路を作成することにしました。(上画像) 電圧利得は2倍の回路で、FLAT時の回路を考えています。 参考書にはトランジスタの型が最後までないため、ソフト内での設定がわかりません。 (データシートも参照したのですが、よく分からず……) 設定が上手くいっていないせいか、シミュレーションしても電圧が増幅されません。 トランジスタの設定など教えて頂けないでしょうか? ちなみ電界コンデンサはQUCS内になかった為、コンデンサを使用しています。 入力電圧は100mVで周波数は1000Hz、出力に入れた抵抗は1kΩを考えています。 どうぞ、よろしくお願い致します。

  • LT-spiceのモデル導入

    LT-spiceのハーフブリッジドライバーの回路シミュレーションをするためにIR2302のモデルを導入しました。回路シミュレーションを行いましたが、HO側の出力は想定通りでしたが、LO側の電圧出力が入力から想定される電圧にならず、一定の値となってしまいました。 モデル導入は恐らく正常にできていて、回路も各定数は適当な値としましたので、何が良くないか不明です。 どなたか解決方法をご教示頂けませんでしょうか。