- ベストアンサー
CMOSICの質問
CMOSロジックICで、クロックを使ったドミノ回路とはどんな回路でしょうか？ ファーストインファーストアウトFIFOという回路はクロックを使わない非同期の場合はデーターがドミノ倒しのようにシフトされて行くらしいのですが、これでは前後の文章とまったく合わないのです。
- 物理学
- 回答数1
- ありがとう数1
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
想像するに、nMOS回路とCMOSラッチのサンドィッチ、dynamic ClockedCMOS回路かな。東芝のすばらしい発明です、ぜひ当たってみて下さい。
関連するQ&A
- DACへのシステムクロックについて
DAC（PCM1798）へシステムクロック（24.576MHz）が入力される場合、水晶とDACに汎用ロジックICを実装している回路がありました。またその汎用ロジックがNOT回路だったのですが、何故反転させているのか理解できませんでした。なにか理由があるのでしょうか。 恐れいりますがご教示頂けないでしょうか。
- ベストアンサー
- 電気設計
- オープンドレインのロジックIC
こんにちは 電子工作を始めたばかりで、回路の設計（といえるような複雑なものではないですが）で日々頭を捻っています。 こちらのインバーターが6個入ったICで http://www.semicon.toshiba.co.jp/td/ja/General_Purpose_Logic_ICs/CMOS_Logic_ICs/20010929_TC74HC05AF_datasheet.pdf ドレインーソースに流せる電流、電圧というのは いくつまでと考えたらよいのでしょうか？ それはこのデータシートのどこを見ればわかるのでしょうか？
- ベストアンサー
- その他（学問・教育）
- マイコンのポートについて(CMOS？TTL？)
マイコンのポートについて確証がもてず質問させてください。 マイコンのシリアル、I/Oなどの外部ポートは、CMOSレベルなのかTTLレベルなのか どちらなのでしょうか？ 事の発端は、シリアルポートに電圧の異なる回路を接続しなければならず、レベルシフトICの使用を 検討していて、入力がTTL対応のもの(HD74LV1GT125ACM)を見つけました。 このICの入力(TTL)をマイコンに接続しようとしたときに、 マイコン側はCMOSレベルの信号なのか、TTLレベルの信号なのか疑 問がわき、データシートで確認することにしました。 直接名称の記載はありませんでしたが、付録の回路図を見たところCMOSの記号があり 電気特性でも入出力のレベルはCMOSの値(Vccを基準としたレベル)であったので、 このマイコンのシリアルポートはCMOSレベルの信号であると思いました。 念のため、このことを先輩へ確認したところ、 「シリアルポートはTTLレベル」といわれてしまいました。 そこでもう一度、データシートを確認しましたが、 電気特性はVccに対する比率(という表現でよいのかわかりませんが)で Hi、Loのレベルが規定されているのでCMOSレベルで間違いないと思いますが、 回路図のほうは入力(RXD)側のみ論理回路を通っていたため この部分がTTLレベルなのか？でも、どこにもそのような記載は見当たらないしと混乱しています。 ロジックICであればシリーズ(TTL-ICであればスタンダード、74LSなど、 CMOSであれば74HC、74LVC)で確認しやすいものもありますが、 マイコンの場合はどうやって確認するのでしょうか？ 上記のように、データシートの回路図や電気特性から判断する方法でよいのでしょうか。 確認したマイコン H8/36064(参照頁は、回路図：付録38、電気特性は、21-4～21-6)を確認しました。
- ベストアンサー
- 電気・電子工学
- FIFOについて
最近マイコンプログラム等の勉強をしております。 マイコンと通信させるチップのデータシートにFIFOという言葉が出てきます。データの送受信に使う一時的なメモリとしてFIFOがあるようで、他の様々なチップにおいても何らかの形でFIFOが使われていることが多いようなのですが、よくわからないことが何点かあります。 [質問] (1)ICチップのデータシートに出てくるデジタル回路の用語FIFOと 情報処理の参考書に出てくるFIFO(First In, First Out)とは別物なのでしょうか？関係があるのでしょうか？ (2)(1)で関係がある場合、FIFOの他にもLIFO(Last In, First Out)があると思いますが、圧倒的にFIFOが使われるケースが多いのはなぜでしょうか？
- ベストアンサー
- ハードウェア・サーバー
- コンピュータアーキテクチャに関して、下記のように質問があります。
コンピュータアーキテクチャに関して、下記のように質問があります。 コンピュータはクロック回路の発するクロック信号に従い、各回路間で動作やデータのやり取りのタイミングの同期を図っていると思うのですが、割り込みやネットワーク間での通信の際は必ずしもクロック信号と同じタイミングで（割り込みや通信の）データが発生するわけではないと思います。 このようにクロック信号とは違うタイミングで発生するデータをCPUはどのように処理するのでしょうか？ またマウスやキーボードからの割り込みを受け付けたり、もしくはネットワークでデータを大量にやり取りする際にCPUの処理が間に合わないときもあると思うのですが、そういった場合はデータを取りこぼしたりしないのでしょうか？ 個人的な興味から勉強している初学者ですが、どうぞよろしくお願い致します。
- ベストアンサー
- その他([技術者向] コンピューター)
- CPLDはクロックを入れなくても使える？
ザイリンクス、アルテラ、ラティスなどのCPLDを使いたいと思っています。 一般的(?)にはCPLDにクロックを入れて、そのエッジで信号を取り込んで処理する同期回路設計をすると思います。 今回はCPLDで標準ロジックを複数入れるようなものを作ってみようと思っています。 例えば5入力ANDや、4bit-16bitデコーダのような感じのものです。 これらもクロックに同期して取り込んだ方が出力がきれいに安定するのはわかるのですが、あえてこれは良しとした場合、CPLDにはクロックを入れなくても動かすことはできるのでしょうか？ ご存知の方がいらっしゃいましたらご教示お願いいたします。
- ベストアンサー
- 電気・電子工学
- 集積回路にCMOSが多い理由
現代の半導体集積回路にはCMOSロジックが一番用いられていると聞いたことがあるのですが、どのような経緯でCMOSが最も使用されるようになったのでしょうか。 もしCMOS以外のロジックが主流の半導体製品がありましたら、併せて教えてください。
- 締切済み
- 科学
- 同期回路と非同期回路の境界線は？
同期回路と非同期回路の境界はどこまででしょうか？ 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね？ カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが？ また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばＯＫなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。
- ベストアンサー
- その他（学問・教育）
- 非同期クリア付DFFで同期クリア回路の作成
非同期クリア機能を持つDFFを使って、 同期クリアDFFの機能を持つ回路を組みたいです。 ”論理演算IC”と”非同期クリア機能しかないDFF”のICを使って、 実現可能なのでしょうか？ ある時間の長い信号に対し、 クロック１周期だけONする波形を得るのが目的です。 以上、アドバイス頂けませんでしょうか？
- 締切済み
- 電気・電子工学
- バッファ・ドライバ・トランシーバーの違い
ロジックICの種類で、BUFFER・DRIVER・TRANSCEIVERなどがありますが、違いがよくわかりません。 今、回路設計をしていて、ある信号の流れを制御しようとロジックICを選定していたのですが、メーカーのデータシートを見ても、何を選定してよいかわからなくなってしまいました。 基本的なことで申し訳ありませんがどなたか教えてください。
- ベストアンサー
- その他(PCパーツ・周辺機器)
