ＡＮＤ回路について

質問

AND回路についてお尋ねします.
今,AND回路に片方から５VのH,L(I/Oボード)の信号が,そしてもう片方からはパルスジェネレータからのH,Lの信号が来てます.理論的には簡単なのですがパルスジェネレータからの信号を出しっぱなしでI/Oボードからの信号を使って出力の信号(パルスジェネレータの信号)を制御(出力するかしないか)したいのですが,オシロスコープで計るとどちらからも信号はでているのは確認しています.しかしなぜか,何も信号を入れない状態で計ると常に出力にH(5V)が出てきて,I／Oボードからの信号の意味がなくなってしまいます.この５Vが常に出ている原因はなんでしょうか?
教えてください.宜しくお願いします.

回答No.2

noname#6538 · ベストアンサー

こんばんは。
AND回路とはどんなものか、分かっています。
入力が1個のAND回路なんて存在しません。2個以上必要です。

>パルスジェネレータから信号＋H(I/O)→パルスジェネレータの信号出力
>パルスジェネレータから信号＋L(I/O)→信号なし
はい、間違いありません。

オシロスコープをお持ちでしたら、入力から順番に信号が理屈道理かチェックしたほうがいいと思います。

>＞入力オープンでは出力はどちらになるか保障されてません。
>すいません.もう少しわかりやすく言うとどういうことでしょうか?
CMOSゲートでNOT回路が説明しやすいので、これを例に説明します。
CMOS=NチェネルMOSトランジスタとPチャネルMOSトランジスタの出力側チャネルを電源に対して直列につないで、その中間の接続点からNOT出力を取り出しています。
NOTの入力は、お互いの入力を直結して中間の接続点をNOTの入力に取り出しています。

CMOSのNOT回路は高増幅率のアンプとして働きますので、入力がオープンだと静電気などのノイズで出力がHになるかLになるかは予測できないことになります。
プロの設計屋で特にCMOS論理回路の未使用入力をオープンにする設計をする人はいません。（静電気破壊が起こり１ゲートでなくIC全体に悪影響を及ぼす可能性があります。）

TTLの論理ゲートはCMOSほどではありませんが未使用入力は＋又は－にプルアップ・プルダウンすることをマニュアルでは推奨しています。

お礼

回答ありがとうございました.

回答No.1

noname#6538

何も信号を入れていない入力は確実に０Vに落とされてますか？　入力オープンでは出力はどちらになるか保障されてません。

それともAND回路でなくNAND回路だったら入力信号がどちらも０Vで出力はHになりますが・・

補足

回答ありがとうございます.わかっていると思いますが
2入力1出力というのを追記しておきます.
NANDを2個使ってANDにしています.また,GNDに落ちて
いることも確認済みです.

＞入力オープンでは出力はどちらになるか保障されてません。
すいません.もう少しわかりやすく言うとどういうことでしょうか?

パルスジェネレータから信号＋H(I/O)→パルスジェネレータの信号出力
パルスジェネレータから信号＋L(I/O)→信号なし

という考え方は合ってますよね?