- ベストアンサー
パイプライン処理（阻害要因とその回避法）について
e3tatsuの回答
- e3tatsu
- ベストアンサー率51% (78/151)
分岐先アドレスを計算するためのアドレス計算機が必要。
関連するQ&A
- パイプライン処理の処理能力について
現在、ソフトウェア開発技術者試験の勉強をしているものです。 お忙しいところ、誠に申し訳ございませんが、 以下の問題の考え方について、アドバイス頂けないでしょうか？ 頭を悩ましているのは、以下の問題です。 一つの命令を構成する各処理を 表に示す時間で行うプロセッサがある。 各処理を、それぞれパイプラインの１ステージに 割り当てる５段パイプライン構成のプロセッサの 命令処理速度は、パイプライン化していない プロセッサに比べて何倍になるか？ ＜処理名＞：＜最大処理時間(単位：ナノ秒)＞ 命令フェッチ：100 命令デコード：50 オペランド読出し：100 演算処理：80 演算結果書込み：100 答えは、4.3倍だったのですが、どうも解答に納得できません。 例えば、２命令を実行した場合を考えた時、 ＜通常＞ □□□□□□□□□□□□□□□ 430(100+50+100+80+100)×2=860ナノ秒 ＜パイプライン＞ □□□□□ □□□□□ １処理あたり最大100ナノ秒なので、 ２命令実行するのに600ナノ秒かかる。 つまり、860÷600≒1.4倍だと思いました。 解答の考え方は、 パイプラインでの処理能力を500ナノ秒の間に、 5命令実行可能だと解釈しています。 □□□□□ ■□□□□ ■■□□□ ■■■□□ ■■■■□ ※■：前の命令のステージを表す。 たぶん、納得できないのはここの解釈だと思うのですが…。
- ベストアンサー
- ハードウェア・サーバー
- 演算装置とフラグレジスタの関係
条件分岐などで、ジャンプ命令するかどうかは、CPUがフラグ・レジスタの値を参照し判断するのにも関わらず、比較のための命令が実行されると、CPUの演算装置は、内部で減算をおこない、この結果をフラグレジスタに記録されるのは何故ですか？CPUで値を出せるのならわざわざフラグレジスタの値を参照する必要が無いと思うのですが・・・
- ベストアンサー
- その他（プログラミング・開発）
- 複数の演算子を選択する場合の処理
複数の演算子を選択するプログラムがあり、選択する演算子によって計算方法を変えたいのですが、このときに今やっている方法はifの条件分岐にて処理を行っておりますが、演算子は変数に代入できないのでしょうか？ 例えばべき乗を選択した場合は 変数＝ ^ また、これと同じく代入演算子の場合も 変数＝ ^= という方法があれば教えていただきたいです。 よろしくお願いいたします。
- ベストアンサー
- Visual Basic
- データハザードについて（パイプライン）
こんにちは。コンピューターアーキテクチャのパイプラインの項目の勉強をしていて、データハザードについて分からない問題があったので、質問させていただきます。 以下の二つのパイプラインの動作がよくわかりません。 基本的にはフォワーディングによって解決するデータハザードですが、メモリアドレス生成のときはフォワーディングは間に合わないので、結果の格納（W）が終わらないと命令フェッチ（F）ができないそうです。つまり add r1, r2 .r3 F D E W lw r4, dpl(r1) F X X DEW となるそうです。しかし ld r2, c(r1) subi r1, r1, 4 のように「ロード命令の次に算術命令」という順番ですと、ハザードは生じないそうです。 下の場合は上と違いr1のデータを更新するだけなのでフォワーディングによって改善ができるという解釈でよろしいのでしょうか？ 上は本に書いてあったものなのですが、下のはインターネットから調べたものなのであっていない可能性があるので質問しました。 ちなみに両者ともロード命令の場合なのですが、ストア命令でも同じような振る舞いになるのでしょうか？ よろしくお願いいたします。
- ベストアンサー
- その他(OS)
- 下記の問いの解き方を教えて下さい。
基本動作時間（クロック時間）が 3 ナノ秒の処理装置で，命令の実行に必要 なクロック数とその命令の出現比率が表に示す値である場合、この処理装置の性 能は平均約何 MIPS か。 ┌───―───────┬――――――――─────┬──────┐ │ 命令の種別 │命令実行に必要なクロック数│ 出現比率 │ ├────―──────┼―――――――――────┼──────┤ │レジスタ間演算 │ 4 │ 40％ │ ├─────―─────┼──―――――――――――┼──────┤ │メモリ・レジスタ間演算│ 8 │ 50％ │ ├─────────―─┼──――――――――――─┼──────┤ ｜無条件分岐 ｜ 10 ｜ 10％ ｜ └─────────―─┴─―――――――――───┴──────┘
- ベストアンサー
- 情報処理技術者
- PC=PC+4
レポートで、計算機のMIPSの問題で、現在実行中の 命令がジャンプ命令でや分岐命令であって、PC+4の アドレスの命令でないです、しかし命令フェッチ の時にすべてにおいてPC=PC+4としてしまう。なぜか? という問題がでました 教科書よんでるんだけど、、、わからない、、 ヒントをください!お願いします。
- ベストアンサー
- その他(PCパーツ・周辺機器)
- コンピュータと電卓の違い？？？
最近、コンピュータの分岐命令について学んだのですが、家庭用のものでもいろいろな機能のある電卓にはその分岐命令がないとゆうことなのですが、どうして電卓では分岐命令がないのにあのような計算が出来るのでしょうか？そしてコンピュータには、なぜ電卓と違い分岐命令が必要なのでしょうか？ 私は、よくわからないのでどなたか教えていただけないでしょうか？
- 締切済み
- その他([技術者向] コンピューター)
- ＣＰＵの高速化技法
ＣＰＵの高速化技法のパイプライン制御の動作中に分岐命令があった場合の計算問題です パイプライン制御を行うと高速に命令を実行できる反面、分岐命令を行うと、前もって取り出しておいた命令を破棄して再度命令の取り出しからやり直さなければならない。 もし、分岐命令がないとき１つのステージを処理するのに５ナノ秒かかるとすると、6個の命令を実行するのに（ ）ナノ秒かかる。 この問題が分かりません。 答えは５５ナノ秒となってます。
- ベストアンサー
- その他([技術者向] コンピューター)
- 非常に限定された条件での8バイト加算
アセンブリプログラム上で16ビット同士を加算したいと考えています。 ただ、非常に条件が限定されていて、 【簡単な構成について】 ・レジスタは8ビットAレジスタ一つのみ ・8ビット演算器(ALU)は一つのみ ・条件コードはZフラグのみ(ただし、書き換わるのは命令7.、8.でのみ) 【使える命令】 1.Aレジスタに即値をロード 2.Aレジスタに指定アドレスのデータをロード 3.Aレジスタから指定アドレスにストア 4.無条件分岐 5.Aレジスタand即値=0ならば分岐 6.Aレジスタor即値=0ならば分岐 7.Aレジスタと即値のandをとって書き戻し 8.Aレジスタと即値のorをとって書き戻し 9.Aレジスタと即値を加算して書き戻し a.Aレジスタと指定アドレスのEORをとって書き戻し b.Aレジスタと指定アドレスのデータを加算して書き戻し c.間接アドレスのデータをAレジスタにロード d.Aレジスタの内容を間接アドレスにストア e.Aレジスタから即値を減算して書き戻し f.Aレジスタから指定アドレスデータを減算して書き戻し 普通に考えるならば、下位8ビット同士の加算、上位8ビット同士と下位8ビットのキャリーを加算すれば出来ます。 しかしながら、この限定された条件に於いてはなんらかの自由に使えるフラグ、もう少し汎用的に使える分岐命令が無ければ無理だと個人的には考えています。 出来るか、出来ないか、だけでも結構ですので、ご教授お願いします。
- ベストアンサー
- 科学
- 計算機工学のプロセッサについて教えて下い
あるプロセッサにおいて各命令タイプの命令実行の各ステップにおける所要時間は画像の通りとする。 １ 以下の2種類のプロセッサ構成方式を採った場合のクロックサイクル時間（最小値単位はns）、各命令タイプの実行所要時間（単位はns）および実行所要クロックサイクル数を求めよ ・シングルサイクル・データパス ・マルチサイクル・データパス ・命令パイプライン処理 ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー といった問題です 自分で解いてみたのですが解答がないため、答えが合っているのかが知りたいです ・シングルサイクル 実行時間： ロード命令 1.1+0.4+0.7+1.1+0.4=3.7ns ストア命令 1.1+0.4+0.7+1.1=3.3ns 演算命 1.1+0.4+0.7+0.4=2.6ns 分岐命令 1.1+0.4+0.8=2.3ns よってクロックサイクル時間=3.7ns ・クロックサイクル数： 実行時間=クロックサイクル数*クロックサイクル時間より ロード命令:3.7/3.7 ストア命令:3.3/3.7 演算命令:2.6/3.7 分岐命令:2.3/3.7 ・マルチサイクル 実行時間： ロード命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)+(1.1*2)+0.4=11.5ns ストア命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)+(1.1*2)=11.1ns 演算命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)+(1.1*2)+0.4=11.5ns 分岐命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)=8.9ns クロックサイクル時間は命令フェッチに合わせた4.4ns クロックサイクル数 ロード命令:5 ストア命令:4 演算命令:4 分岐命令:3 ・パイプライン 実行時間 ロード命令 1.1+0.4+0.4+0.7+1.1+0.4=4.1ns ストア命令 1.1+4.1=5.2ns 演算命令 1.1+5.2=6.3ns 分岐命令 1.1+6.3=7.4ns というのが私の考えです 全体的に自信がありません どなたかお分かりになるのでしたら教えていただけませんか 一応画像のものを手書きしておきます 命令フェッチ レジスタ読み出し ALU演算 データアクセス レジスタ書き込み ロード命令 1100ps 400ps 700ps 1100ps 400ps ストア命令 1100ps 400ps 700ps 1100ps 演算命令 1100ps 400ps 700ps 400ps 分岐命令 1100ps 400ps 800ps
- 締切済み
- その他（学問・教育）
お礼
回答ありがとうございます。 分岐先のアドレスを計算するために計算機が必要となるのですね。 また質問するかもしれないのでその時はよろしくお願いします。