なぜプルアップ抵抗で電圧があがるの？

質問

TTLの出力をC-MOSの入力へつなげる場合、TTL出力のHIGH電圧が小さい
場合があるので、その配線をVccへプルアップするとよい、と技術書に書いてありました。

が、どうしてそれでHIGH電圧がVccまで引き上げられるのか、
イマイチ理解できません。

どなたかご教授ください。

回答No.1

ymmasayan · ベストアンサー

ＴＴＬの出力部はＲ１とＲ２の直列回路とみなせます。
Ｒ１に並列にプルアップ抵抗を入れることにより結合点の電圧を上げることが出来ます。
並列部の合成抵抗が下がるからです。
Ｖccまでと言うのは言葉のあやだと思いますが。
プルアップ抵抗もむやみに小さくするとLowの時に困ります。

お礼

>> ＴＴＬの出力部はＲ１とＲ２の直列回路とみなせます。

そもそもこの事が分かっていませんでした。
いただいた回答でスッキリしました。

ありがとうございます。

回答No.2

miyabi51

TTLロジックは電源電圧は5V，VHは2.4V以上，VLは0.8V以下だったと思います。
CMOSの入力スレショルド電圧は電源電圧の約1/2ですのでそのまま繋いでも常にLレベルで正常に動作しない場合があります。

TTLの入力は入力開放でH，入力を回路グランドレベル（入力端子からある電流でグランド側に引いてやる必要がある）にするとLとなります。
TTLの出力は上下にトランジスタを繋いだプッシュプル回路になっています。出力Hの時，下側のトランジスタはOFFし，上側のトランジスタがONとなりますが，元々TTL入力を前提とした設計になっている筈で，回路構成上，上側のトランジスタがON状態でもCMOS入力にとってのHレベルになっていない場合があります。（元々考慮していない使い方です）
TTLの出力をプルアップすることで上側のトランジスタONによる出力電位よりも高い電位に引き上げられるため，CMOSが駆動出きるようになります。

お礼

ご回答ありがとうございました。