階段波発生回路について

質問

「定本 OPアンプ回路の設計」を読んでいます。
P290に下図のような回路が階段波発生器としてのっていましたが、
この回路の後段部分に疑問があります。

【本に載っていたこの回路の説明】
『この回路は、前段はダイオード2個によるポンプ回路と
A1から成る積分回路からなっています。

後段は、A1の出力があるしきい値（＝VRで決まる値）
以上になるとA2の出力の変化によりCfにたまった電荷を放電して、
A1出力をリセットするための回路です。』

例えばA2の非反転入力の値が10Vだったとします。
すると、上の説明が正しいとすると、
反転入力の値が10Vを超えるとCfをリセットするように動作
すると考えられます。
しかし、反転入力が10Vを超えても、
D３の影響によりA2出力は9.4V（10V-0.6V）にしかなりません。
これではCfをリセットするためのFETをONできないと思います。
（このFETをONさせるにはVgsを負の値にしないといけないですよね？
つまりFETをONするにはA2出力を0V以下にする必要があると思いますが…）
この回路は本当に正しく動作するのでしょうか？

回答No.1

inara1 · ベストアンサー

yukari7_7 さんは勉強熱心で感心します。

＞CfをリセットするためのFETをONできないと思います
その通りです。
この FET はpチャネルなので、ゲート電圧をソース電圧より低くしなければ ON になりません。しかし、D3 によって A2 の出力電圧は 9.4V より下がらないので FET は ON になりません。実際、この回路をシミュレーションしてみると動きませんでした。

この回路にはもう１つまずいところがあります。
FET が ON になると、Cf が放電するので、A1 の出力は 0V に戻ります。そうすると、A2 の非反転入力電圧 ＞ 反転入力電圧　となるので、A2 の出力は＋側に変わります。すると FET のゲート電圧 ＞ ソース電圧　となって FET が OFF になってしまいます。この変化は一瞬なので、現実には FET が ON になる時間も一瞬です。この時間が短いと、Cf を完全に放電できない可能性があります。実際、この回路で D3 と D4 を取り去った回路（こうすればFETは動作する）の動作をシミュレーションしてみると、A1 の出力が 0V に戻らないために、階段数が減ってしまうだけでなく、その電圧も一定していない（階段数が変わる）という特性でした。

これを改善するには、添付図のように、A2 の出力パルスをタイマICなどで一定のパルス幅に整形して FET のゲートに印加します。このタイマICは正の電圧しか出ないので、FET を Nチャネル型に変えました。こうすれば A1 の出力電圧は確実に 0V になり、その電圧も安定しています。

お礼

お早い回答ありがとうございます！
勉強熱心だなんて、そんなそんな。。

やはり、この回路は間違っていますよね。
そして、もう一つのまずい点というのも気づいていました。
そんな一瞬のうちに放電が完了するんだろうか、、と思っていました。
やっぱり、いろいろとおかしな点があるのですね。

タイマICなどで一定のパルス幅に整形するという手があるのですね！
これは巧い方法ですね、非常に勉強になりました。
ありがとうございました！