• 締切済み

逓倍回路?

私は今VHDLの勉強をしておりCycloneで手始めに簡単なカウンターを作っておりますが周波数を数倍にしたい(逓倍回路?)のですが、どうしたらよいのでしょうか。ちなみにアルテラ社のQuartusIIを使用しております。自分は初心者ですが、難しいご説明(自分にしてみればですが)でも、何とかそこから勉強して回路を作っていきたいと思ってます。どんなことでも構いませんのでどうぞよろしくお願いします。

みんなの回答

  • Tacosan
  • ベストアンサー率23% (3656/15482)
回答No.3

あ~, 周波数逓倍は #2 で引用されてる記事が基本でしょうね. 普通は PLL のような閉ループにするんですが, これははっきりいって「原発振器の周波数安定性が高くない」からです. そのため, phase comparator を使って位相差を検出し, 原発振器である VFO にフィードバックして周波数を安定化しています. もともと周波数が安定している原発振器を使えばフィードバックは不要なはずです.

  • xcode_15
  • ベストアンサー率18% (19/102)
回答No.2

#1です。 何を勘違いしたか、逆のことを書いてしまった。失礼しました。 PLLなどの回路のように帰還をかけると、逓倍出来るようです。 下記の記事では、帰還を掛けずに逓倍出来るとあります。 http://www.kmt-iri.go.jp/kankou/sangaku/2003/pdf/534-K081.pdf

sp1039sm
質問者

お礼

ありがとうございます。 参考にさせてもらいます。

  • xcode_15
  • ベストアンサー率18% (19/102)
回答No.1

アルテラ社のQuartusIIは、使ったことないですが、設計にあたっての考え方だけ申し上げます。 逓倍回路と言いましても、clockを、D-FFなどで分周回路の塊と思って下さい。気を付けないといけないのは、多くのFPGAは、同期式のFFで分周させる回路になりそうです。 出力される周波数は、clock ,1/2, 1/4, 1/8,.....................といった具合になります。

sp1039sm
質問者

お礼

さっそくのお回答ありがとうございます。 分周ですか‥ 周波数は下げることしかできないって ことですよね?

関連するQ&A

  • n逓倍回路を作りたいのですが・・・

    自分は回路の初心者なのですが、大学の研究でn倍の逓倍回路をつくることになりました。 一から勉強していかなければならないのですが、どこから手をつけて良いのかも分かりません。 自分なりに調べてみたところ、コンパレータやカウンタ機能を内蔵したCMOSを用いて作るのかなと考えてはみたのですが、なんせ「逓倍がつくれる原理」が分かっていませんので、実際に作れるかどうかでさえも分かりません。。 n倍とは言わず、せめて2倍でも3倍でも良いので、何らかの周波数fをいれると、2fもしくは3fとなって出てくるような・・・そんな回路を作ることは可能でしょうか?? どなたかお知りの方は、ぜひ教えていただきたいです。 自分は初心者ですが、難しいご説明(自分にしてみればですが)でも、何とかそこから勉強して回路を作っていきたいと思ってます。どんなことでも構いませんのでどうぞよろしくお願いします。

  • 倍率が1未満の周波数逓倍器は存在しますか?

    倍率が1未満の周波数逓倍器、つまり、元の周波数を、より低い周波数に変換できる回路は存在するでしょうか?

  • PLL逓倍数とジッタ

    いつもお世話になっております。 PLL逓倍数とジッタの関連性について聞かせてください。 レファレンスクロックとPLL出力周波数との差が大きい程、 つまりPLL逓倍数が大きければ大きいほどジッタ(RJ)が大きくなる傾向があると思われます。 定量的な解析はとりあえず置いておいて、 ジッタが悪化する定性的なイメージをお聞きしたいと思います。 レファレンスクロックが低いとPFD(位相周波数比較器)のup/down頻度が低くなる。 頻度が低くなるとLPFに対する電荷チャージ(およびディスチャージ)の頻度が少なくなり、 Vctrlはリークによる影響を受け揺らぎを持ちやすくなり、VCO出力としてジッタを含みやすくなる。 または、 逓倍数が高い場合、常にKvcoが高くなければならず、Vctrl上のノイズおよびワンダーに対し敏感にならざるを得ず、結果出力ジッタが大きくなる。 正しくない場合訂正していただければと思います。 また他に定性的な説明があれば、 是非教えてください。 宜しくお願いいたします。

  • 第一級陸上特殊無線技士

    FM送信機には、基本的にふたつの種類があるようです。 http://blog.livedoor.jp/george73/archives/564590.html 所謂標準構成と称して マイクー>音声増幅器ー>周波数逓倍器ー>周波数変調器ー>IDC回路ー>電力増幅器ー>アンテナ (周波数変調器に別系統で発信機が接続されている) 他の構成 マイクー>IDC回路ー>位相変調器ー>周波数逓倍器ー>励振増幅器ー>電力増幅器ー>アンテナ (位相変調器に別系統で発信機が接続されている) 周波数逓倍器が、複数あるものもあるのですが(理由がわかっていない)、ここでは、無視しました。 質問は、IDC回路の位置です。IDC回路の働きは 「周波数偏移が規定を超えないよう、信号波を加工する回路」 とありました。内部回路ブロックは、 微分ー>増幅器ー>クリッパー>積分回路ー>増幅器 です。 http://www.gxk.jp/elec/musen/1ama/H17/html/H1712A12_.html このIDC回路の説明を考えると、標準構成とした構成は、これでよいのでしょうか? 宜しくお願いします。

  • RLC並列回路から周波数を求める問題を教えて下さい

    下の問題でどのような手順で周波数を求めればいいかよくわかりません。どなたか解説をよろしくお願いします。 特に聞きたいのは回路全体を流れる電流が最小となる共振周波数は711.7625...≒712[Hz]とわかったのですがその電流が√2倍となる周波数2つをどのようにして求めればいいのかわかりません。 問題 下の回路で周波数を自由に変化させられる場合に、回路全体を流れる電流が最小となる場合の周波数を求めよ。 また、その時流れる電流が√2倍となる周波数が2つあるがその周波数はいくらか? 以上です。よろしくお願いします。

  • 電気回路です・・・

    今、大学で電気回路について勉強しています。周波数応答(出力)の特性を調べる講義で微積回路について、位相差やGain(電圧利得)を求める式が導出できません。どなたか教えて下さい。説明をつけていただけたら、幸いです。

  • 同調回路

    回路設計の勉強をしています。 アンテナから受信した電波を同調回路で選別するわけですが、 希望の共振周波数を得るためには1/2π√LCの式から逆算して コイルとコンデンサを選ぶと思います。 このとき希望の周波数を得るインダクタンスのコイルは販売されているのでしょうか? 航空無線の周波数をターゲットにしています。 もし市販のペアの容量、インダクタンスのコンデンサ、コイルがないとき どのように回路を組めばいいでしょうか? 何かコツがありましたらよろしくお願いします。

  • アナログ回路の設計

    筋電計測のための回路設計 現在、筋電を計測するための回路を設計しているのですが、 (1)計装用アンプ(ゲイン10倍)⇒5次LPF(ゲイン100倍)+ボルテージフォロワ(レベルシフト)といった概形なのですが、計測上のほかに必要な回路はありますか? (2)LPFのカットオフは2KHzでサンプリング周波数10KHzほどのAD変換をしたいのですが、ナイキスト周波数の5KHz付近での減衰率がどの程度あればよいかは、どのように計算すればよいでしょうか? (3)筋電信号は回路上での位相の変化を気をつけなければならないでしょうか? よろしくお願いします。

  • PLL(Phase locked loop)についてぜひ教えてください。

    以前に「n逓倍器」について多くのアドバイスをいただき、ありがとうございました。 結局、水晶振動子で安定した周波数出力をし、PLLを使ってn倍の逓倍器を作ろうと決めました。 ICはMC14060を使おうと思っています。 このICは14ビットのバイナリカウンタで、発振器も内蔵しており、水晶振動子を接続することで、14ビットの範囲で任意に分周させて出力が出来るようです。(この時点で間違っていたらすいません。。) それで、100Hz程度の正弦波をPLLに入力させようとしているので、一般的な水晶振動子では周波数が高すぎる(数MHzを多く見かけました)ため、分周して出力させようと考えました。 水晶振動子を調べると0.032768MHzという水晶振動子を見つけたのですが、それを14ビットで分周すると・・・ 0.032768(MHz)×(1/2の14乗)=2Hzとなるので十分だと考えました。 そこで質問があるのですが、水晶振動子の出力を分周させて低めの周波数(数Hz~数KHzぐらい)で出力させようとするときは、高めの周波数(数MHz~数十MHz)の水晶振動子を値の大きなビットで分周させてつくったほうが良いのでしょうか?それとも、あらかじめ低い周波数(私が見つけた水晶振動子程度)の水晶振動子を値の小さなビットで分周させて出力させたほうが良いのでしょうか?? 「良いのでしょうか?」というのは波形が安定しているかどうか(歪みなどが無いか)という視点のみです。 また分周についてお知りの方は、14ビットでは欲しい周波数まで分周できないときは、直列に分周器をつなげる(例えば14ビット分周器を2個)ことでビット数を増やし、高い周波数の水晶振動子でも数Hzの周波数で出力させることが可能でしょうか?? 回路の初心者なのでどんなことでもアドバイスをいただければとても助かります。よろしくお願い致します。

  • フィルタ回路をつくりたいのですが・・・(矩形波をSin波に変えたいです)

    自作でPLL(フェイズロックループ)回路を作りました。そこから80Hzの矩形波を2チャンネルで出力させて、1つをロックインアンプのリファレンスに入れ、もう1つの出力加振器を動かしたいのですが、矩形波では無くSin波で動かしたいので、この矩形波をSin波に変えたいと思いました。 つい先日、矩形波はフーリエ展開をすれば、Sin波の基本周波数と奇数倍の周波数の足し合わせということを習いました。 なので、この80Hzの矩形波から基本周波数の80Hzのみを取り出せる(通過させられる)フィルタを作れば良いのではと考えました。 そこで、80Hz以上の周波数成分を除去すれば良いのではと考え、RCローパスフィルタを作り、通してみました。 「ω=2πf=1/RC」から、C=0.1μFとして(持っていたので)、Rを求めて作りました。 結果は、矩形波の立ち上がりはSin波のような出力でしたが、下がるところがゆるやかで、1周期として見るとノコギリのような形になってしまいました。「なってしまいました」というか、RCフィルタはそういう特性をもっているのだと、参考書を見て先ほど分かりました。 なので、矩形波からきれいなSin波をつくるには、どのようなフィルタ回路だと良いのか、ぜひ教えてください。 出来れば簡単な回路が良いのでRC回路が良いのですが、無理ならLC回路やオペアンプを使った回路などもお願い致します。 今はバンドパスフィルタでは??・・・とも考えています。 回路の初心者なのですが、宜しくお願い致します。

専門家に質問してみよう