mos形電界効果トランジスタについて

質問

標記についてゲート端子を２つものがあり、一般的にはそのうち１つはソースに接続されることが多いと記載されているのですが、２つのゲート端子の場所やどのように接続されているのかという図などがありません。
図書には３端子のものしかなく
ゲート端子が中央に絶縁皮膜の上に接地されており、両サイドにソースとドレイン端子が記載されているだけで、２つめにゲート端子、それと接続されるというソース端子がわかりません。
なにかよい資料はありませんでしょか。

回答No.2

sanori

だいぶ前に聞いた話ですけど、
ＭＯＳＦＥＴの上層にある何かの絶縁膜が誘電分極（帯電みたいなもの）を起こしていると、ＭＯＳＦＥＴの特性がおかしくなってしまうので、それの対策として、通常のＭＯＳＦＥＴの構造の上に、もう１層ゲート電極みたいなのをつくって、分極した絶縁膜の好ましくない効果を遮蔽する、という構造がありました。
上のほうのゲートはグラウンド（すなわち、ソースと同じ）に接続していました。
ただし、実用化したという情報は聞こえてきません。

ＥＥＰＲＯＭだとメモリーセルのゲートが２層になっていますけど、１つのゲートがフローティングですから、ご質問の件とは関係ないような気がします。
（１個のフローティングゲートが、１ビットの情報になります。）

チャネルがバルクＳｉのＭＯＳＦＥＴではなく、ＳＯＩとかＴＦＴですと、チャネルの上と下の両方にゲートを配置する、というのがありまして、「ダブルゲート」と呼ばれています。
１０年以上前から考えられている構造でして、実は、私も仕事の関係で実際に作って実験したことがあるんですけど、現時点ではあんまり実用化はされていないと思います。
この「ダブルゲート」も、ソースに接続しているわけではないので、ご質問とは関係ないですね。

取りとめも無く書いてしまって、すみません。

お礼

ありがとうございます。
なかなか机上の学問だけでは難しいですね。
かといって、実務といっても基礎がないと駄目ですからね。
いろんな情報を集めて勉強します。

回答No.1

KappNets

MOSFETは一般的にシングルゲートで、ダブルゲートは特殊な効果を狙ったものです。目的は一つではなく、最近では超微細化の極限的なデバイスを実現するためにも研究されています。研究段階のものが多いので、あまり関心を持たれる必要はないと思います。

お礼

ありがとうございます。