サージ電圧の検出方法

質問

供給電源に対して並列にツェナーダイオード（もじくはバリスタ）を入れることにより（ちょうど、QNo.2389226のような回路）、サージ電圧を回避できる電源回路を考えています。このサージ電圧を検出する方法をご存知ないでしょうか？知りたいのは、「（できるだけ高い時間分解能での）サージ電圧のピーク値」です。
既に電圧を測定する機器（デジタルマルチメータ）は有していますが、サージ電圧測定には対応していません。

ストレージオシロスコープを使えば、できそうなのは分かるのですが、予算的にそれは無理です。オペアンプを使った積分回路か何かでできませんでしょうか？もちろん、その他の方法でも構いません。

回答、よろしくお願いします。

回答No.3

myeyesonly

あ、一つ間違えました。
No2 の回答、コンパレータは差動増幅器じゃなかったですね。m(__)m

GND の分離は差動増幅器で行います。

回答No.2

myeyesonly

大体お判りいただけたようですね。
ちょっと難しい表現が多かったので少し心配でした。

コンパレータは用途によりますのでなんとも言えません。
Input と GND でコモングランドで使う方法もありますし、コンパレータで差動出力を取り出してグランドを切り離す事もあります。

あと、ＯＰアンプ回路の一般的な注意ですが、特にピークホールドのような場合は入力電圧範囲が重要ですのでこちらをご覧ください。

http://www.nahitech.com/nahitafu/mame/mame3/comp.html

当然オーバーする場合は抵抗で分圧した物を入力するなどの注意が必要です。

回答No.1

myeyesonly

こんにちは。
ピークホールド回路になるでしょうね。
ピークデテクタとか呼ばれる事もあります。

高入力インピーダンスのOPアンプ（CMOS等）をボルテージフォロアにして、Input - GND 間にコンデンサを接続し、入力端子とボルテージフォロアの間はダイオードを直列に繋ぎます。

コンデンサには並列にリセットスイッチを入れます。
また、入力のダイオードの逆特性も重要な因子になるので FET を、アノードカソード間をショートしてダイオードにして使用する方がいいです。
精密測定ならOPアンプで理想ダイオードを組む必要がありますが、電圧源のインピーダンスが高い場合は、精密じゃなくても理想ダイオードにして、バッファの役割を持たせる事でこの影響をキャンセルできます。

リセットスイッチはFETスイッチを使うと電子制御が出来るので便利かもしれません。

非測定時はリセットスイッチをオンにしてコンデンサーの両端をショートして置きます。

測定時はオフにすると、入力電圧が逐次ボルテージフォロアから帰還されてコンデンサに同じ電圧で蓄えられますが、ダイオードにより常に最高値が維持されます。

出力は測定レベルならボルテージフォロアの出力をそのまま用いる事が出来ます。

増幅する場合は、OPアンプの理想ダイオード回路に増幅度を持たせるか、後段に増幅段を増やします。
ボルテージフォロアを帰還抵抗で分割して増幅すると入力電圧が増幅された結果がコンデンサに溜まるのでピークが得られません。

ゼロ調は必須で、用途によってはかなりの合わせこみが必要です。

コンデンサは大きい程、保持特性はよくなりますが、OPアンプの出力電流がその分食われてしまうので、あまり大きいと追従特性が悪化し最大値を正確に保持できなくなります。

私の実験では1000pF～10000pF 程度の間で、フィルムコンデンサ等、高絶縁の物が良い結果を出しましたが、使用周波数成分（パルス継続時間）により容量はカット＆トライが必要でしょう。

なお、この種類の高インピーダンス回路では基板の絶縁も重要ですが、ガラエポ程度の物で十分用をなしますがヤニやフラックスには注意してください。

お礼

回答、ありがとうございます。
なるほど。こうすればできるんですね。

さらに、ピークホールド・ピークデテクタでインターネット検索して大分全体構成が見えてきました。あとは、入力に高速コンパレータを使えば高分解能が可能ですね！（間違っていたらご指摘下さい）