• ベストアンサー

LSI設計をやってる研究室。

LSI設計をやっている研究室に 属する方、または属していた方に 質問です。 簡単でいいので どんな事をやっていますか? ひたすらHDLを組んでいますか? つまりパソコンとにらめっこですか? 宜しくお願い致します。

noname#142813
noname#142813

質問者が選んだベストアンサー

  • ベストアンサー
  • murashin3
  • ベストアンサー率42% (55/129)
回答No.1

パソコンとにらめっこ、の比率は高いですね。   パソコンとは言っても、Windowsではなく、LinuxやSolarisなどのUnix系OSを使う場合も多いです。HDLも使いますが、HDLはいろいろある言語やツールの1つにすぎず、実際には多種多様な言語やツールが必要になります。研究室ではHDLがあまり役に立たないような先端分野を扱っている所も少なくないです。   研究室というからには論文を読んだり作成したりというのも重要な作業になります。

関連するQ&A

  • LSI設計について・・・

    LSI設計においてHDLなどのハードウェアを記述する言語があります。 そこで、具体的に、回路設計をして、 うまく記述したプログラムが動作したら、 何がいいのでしょうか? 具体的に家電製品や自動車など、 電子回路でできていますが、 それと、出力された波形とはどう関係があるのでしょうか。 文系の人にもわかるような説明だと嬉しいです。 宜しくお願い致します。

  • LSI設計について

    IPの再利用でのLSI設計についてお聞きしたいのですが、 まず 1.LSI設計はどのような工程でされているのか。またどれくらいの期間で開発されているのか 2.IPを利用することでどの部分の時間短縮をすることができるのか。 3.では実際どのくらいの時間(何%くらい)を短縮できるのか。 教えていただきたいです。 よろしくお願いします

  • LSI設計について

    タイミング検証についての質問です。 LSI設計プロセスの微細化に伴って、レイアウト設計からタイミング検証が非常に難しくなってきています。 その主要な原因はなんであるのでしょうか。 また、その困難さをどのように解決しているのかを教えてください。

  • 回路設計とLSI設計の違い

    回路設計とLSI設計の違いを教えて下さい。 LSI設計は回路設計を含んでいるようなイメージを持っているのですが…。 全くの門外漢なので平易に教えていただけると助かります。 よろしくお願いいたします。

  • LSIの設計ツールのOS

    LSIの設計ツール、EDAツールに関して質問させていただきます。 現在あるツールは、どのOSに対応しているものが多いのでしょう? やはりlinuxが多いのでしょうか? 宜しくお願い致します。

  • LSI設計 IPの再利用について

    IPの再利用でのLSI設計についてお聞きしたいのですが、 まず 1.LSI設計はどのような工程でされているのか。 2.IPを利用することでどの部分の時間短縮をすることができるのか。 3.では実際どのくらいの時間(何%くらい)を短縮できるのか。 教えていただきたいです。 よろしくお願いします

  • 半導体のLSIの回路は一人の設計者が設計するのですか

    半導体のLSIの回路は、一人の設計者が設計するのですか? それともLSIの種類によって、複数の人が設計することもあるのですか?

  • LSI設計について

    LSIのテスト設計についての質問です。 STUMPS型のロジックBISTとスキャンテスト法の違いを説明してください。 また、コアの入力端子が200本、そのコアを使用するSoCの端子数が150本の時、コア分離テスト手法としてダイレクトアクセス方式、テストバス方式、バウンダリスキャン方式のうち、どれが一番適当か教えてください(テスト時間の問題は無視します)。 よろしくお願いします。

  • LSI設計に関する参考書について[和書・洋書]

    こんにちは。 現在、就職先の会社にてASICの開発に配属された新人です。 大学時代は、CMOSアナログ回路を研究しており、特に高周波回路を研究しておりました。 なんとか、業務にはついていけているのですが、 基礎知識が足らずに、調べて実行を繰り返しているためか、常に納期間際の提出となってしまいます。 そこで、皆様にお聞きしたいことがあります。 ・和書、洋書を問わず、LSI設計について全般的に学べる参考書を教えて頂けないでしょうか? ・また、特にSTAなどに関して詳細に記述されている参考書を教えて頂けないでしょうか? 以上、宜しくお願い致します。

  • LSIについて

    よろしくお願いします。 LSI等の電子部品に用いられる配線について質問します。 LSIなどを小型化する研究が盛んです。 小型化するにあたって、配線の距離も短くなります。 短くなることによって、電流が流れやすくなるとあるのですが、何故でしょうか? また、省電力化されるともあるのですが、何故でしょうか? ジュールの法則が関係してると言うのまではわかるのですが、どうかわかりやすく説明ししていただけたら幸いです。 お願いします。