パスコン容量の決定法
- ICの電源ラインにはパスコンが必ず入ると思います。パスコンは、電源ラインに乗っているノイズ成分をGNDに逃がす役割をしていると認識していますが、設計の都度、電源ラインに乗るノイズ成分の周波数が変わるのでは？と思ます。
- ノイズの周波数とパスコンの容量の関係をご教授ください。
- また、パスコンの容量を決定するにあたって留意すべき点も併せてご教授ください。
- 締切済み
パスコン容量の決定法
基礎的な質問になります。 ICの電源ラインにはパスコンが必ず入ると思います。 パスコンは、電源ラインに乗っているノイズ成分をGNDに逃がす役割をしていると認識していますが、設計の都度、電源ラインに乗るノイズ成分の周波数が変わるのでは？と思ます。 ノイズの周波数とパスコンの容量の関係をご教授ください。 また、パスコンの容量を決定するにあたって留意すべき点も併せてご教授ください。
- 電気設計
- 回答数5
- ありがとう数4
- みんなの回答 （5）
- 専門家の回答
みんなの回答
コンデンサの容量を選択する際は温度特性も重要です。 リンクのP3、5を見ていただくとわかるように温度特性Fを使うと、温度により容量が80%も減ってしまいます。また、P30のNo.9を見ると直流を印加しても容量が減ることがわかります。定格電圧の50%を印加するとF1特性では温度特性も含めてなんと-95%、つまり定格容量の5%になってしまいます。 パスコンですから直流は必ずかかります。Zの容量誤差が+80%～-20%ですから最悪値ではありますが、私はこの温度特性のものを使うことはありません。 http://www.murata.co.jp/catalog/c02j13.pdf また、ノイズの周波数成分の関係で小容量と大容量のものを並列に入れるときは、高周波特性を生かすため小容量のものをICの一番近くに配置するようにします。
村田製作所のサイトに詳しい資料があるのでリンクを張っておきます。 他、TDK社のサイトも参考になると思います。 前回紹介したページ中の一記事です。 ノイズの増大を食い止めるテクニック http://www.murata.co.jp/articles/g03c1.html パスコンの役割や選定のポイントがわかりやすく 書かれています。 CQ出版社のトランジスタ技術誌、 トランジスタ技術Special は、易しくわかりやすい記事が多いので 継続購読お勧めです。 実際に回路を作ってトラブルと解決の経験を 重ねることや、数学、物理の学習もお勧めです。 >単純なロジックもしくはＣＰＵが乗っていても全体として電流が少なく、 >４層以上の基板で実装する場合はなくてもかまいません。 >なぜなら内層のＶｃｃとＧＮＤでコンデンサが形成されるからです。 引用のように多層基板への実装はEMI輻射を抑える効果が大きく、電源ライン ではなく、電源層とグランド層と、配線構造も異なってきます。 EMI(不要輻射電波)は、プリント基板上の配線パターンから放出されると 考えられていたころもありましたが、近年の研究では、 電源層とグランド層間の電圧が、電流の変化で変調されることにより、 EMI輻射の主流電波として発生することが既に公知になっています。 EMIを抑えるまたはイミニティを高めるテクニックはいくつもあります。 ノイズ 対策 パスコンなどを検索キーにしても沢山の参考記事が webでも見つかると思います。 >単純なロジックもしくはＣＰＵが乗っていても全体として電流が少なく、 >４層以上の基板で実装する場合はなくてもかまいません。 >なぜなら内層のＶｃｃとＧＮＤでコンデンサが形成されるからです。 多層基板では通常は、電源層パターンの端とグランド層の端で、 出来るだけ小型のチップ型セラコン(100PF～0.1uF程度の場合が多い）を 等間隔に配置する方法が良く使われます。 チップセラコンはパスコンとして現在最も優れた高周波特性を持っています が、それは大きさが小型であるほど、チップセラコンの固有共振周波数を 上げることが出来るので、EMI測定周波数範囲で、広範囲の優れた EMI抑制性能をだせます。 パスコン実装を不要とする多層基板実装方法の提案も特許公開広報などに 見あたりますが、おそらくその方法は殆ど使われていないと思われます。 また、多層基板末端では、基板の外周に、電源層とグランド層を結ぶ 電気力線が発生しますので、EMIの原因になっています。 この基板外周の電気力線の発生を抑えるには、どちらかの層を約10mm 程度、内側にレイアウトします。こうすると、基板周辺に発生する 電気力線が小さくなると報告されています。（これも公知） 一方、デジタル回路を離れ、（アナログ）高周波電力回路になると、 電力トランジスタのコレクタ側につけるパスコンは、 10uF以上の電解コンデンサと、0.1uF程度のセラコンを 並列にすることが、異常発振を防止するノウハウとして 良く知られています。 なお、トラ技に、CMOS ICのパスコン最適容量を計算で見積もる記事も 書かれたことがあります。私も計算しましたが、最終的には経験値を 優先して採用しました。
高周波や無線絡みで無い、通常のデジタル回路前提ですが、 まずパスコンをなぜ入れるのか？ですがＣＰＵなどクロックで動作しているＩＣは消費電流がクロック周波数で変動します。 つまり電源ラインにはクロック周波数（そのｎ倍など）のＡＣ電流が流れていることになります。このＡＣ電流成分はどこかのコンデンサ（Ｃ成分）で吸収されますが、コンデンサが遠いところにあってＡＣ電流が流れる経路が長いと、電流ループが大きくなりますので、そこから放射される電磁波が多くなりＥＭＣ特性が悪くなります。 ですので、パスコンの容量を選ぶ際には、そのＩＣがどういう周波数で動作しているか、どれくらいのＡＣ電流成分があるか（あまり容量が小さいと吸収しきれない）が選定基準になりますが、周波数に関してはセラコンのデータシートで周波数特性を見てもわかる通り、多少違いはあるものの、ほぼ大は小を兼ねるという特性をもってますので、よほどうるさいICでなければ、神経質にならず0.1uFや0.01uFなどの大量に使われていて安く使えるものを選べばよいでしょう。DSPかCPUだったかに0.1uFと10uFを並列に付けたことがありますが、データシートにそう書いてあったからと思います。 個人的には容量云々よりも、場所にこだわってます。ICの電源ピンに近いところで、電源ラインからパスコンを経由してICに電源がはいるようパターンを引く。両面実装だったらIC側の面に配置。前述の電流ループを小さくするためです。 追記です。 「電源ラインに乗っているノイズ成分をGNDに逃がす役割をしている」とのご認識とは異なることを書きましたが、ＡＣ電流が大きいＩＣとそれを吸収するコンデンサとの間に配置されてしまった他のＩＣにとっては、ノイズとなりますので、基本的には同じことです。つまりＩＣ自身が出すノイズ成分が他の人や自分に対して悪さしないようにしてやるということですね。
お礼
ありがとうございます。 配置に関してアドバイス通り、注意してみたいと思います。
単純なロジックもしくはＣＰＵが乗っていても全体として電流が少なく、４層以上の基板で実装する場合はなくてもかまいません。なぜなら内層のＶｃｃとＧＮＤでコンデンサが形成されるからです。 ただし、電磁波などのノイズに強くするためには104,103,102などを入れたほうがいいです。通常104だけでＯＫです。 コンデンサは周波数特性がありますので、ある周波数を超えるとインピーダンスが逆に高くなります。小さいコンデンサほどその値が高周波の域にありますが、容量が小さいとききめが弱いので容量のことなるものを入れる場合があるわけです。 またアナログＩＣ（特にＡＤＣとか）ですと電源から10Ω入れてから１０μ（低インピーダンス品）を入れるように指示されているものもありますので データシートを参照してください。 ＣＰＵのＡＤ用Vddなどにも規定があります。
お礼
ありがとうございます。 コンデンサの値が小さいほど、インピーダンスが高くなる周波数が高域になるんですね。 知りたかったことの1つです。 ありがとうございます。
以下は電子回路関係の教育を受けたことがないけど設計者をやっている変人の方法ですのであまり参考にはならないかもしれません^^; ICがどのようなICを指しているのか（≒デジタル回路か、アナログか、特に高周波か）にもよりますが… デジタル回路でしたら、特定の周波数…という考え方をしていません 基本的には、ロジックICひとつに0.1uFのセラコン一つ、神経質そうな回路だったらところどころに1uFとか数uFのセラコンを散らかしています FPGAとかDSPのように電源ピンだらけの奴は、本音はピンの数だけ0.1uFをおきたいのですがそうすると基板が満杯になりかねないので、均等にちりばめられる程度の数を置くことにしています パスコンに使うZ級のセラコンなんて、容量誤差範囲が+80%、-20%ですから、容量に気を使っても仕方ないかなぁ～ってことで… こだわるならESRを気にしたほうが余程効果があります 例えば電解コンデンサを保護回路内蔵のタンタルなどに変えて見るとか、タンタルを大容量セラミックコンデンサに変えて見るとか… （オンボードDC-DCなどが居るときは、時々位相が廻っちゃって異常発振する奴もいるので、むやみには出来ませんが） アナログでも同じような感じですね 特に扱う周波数が決まっているなら、その周波数を意識した容量（その周波数でＸcが十分小さくなる容量）のものを入れることがありますけど、大抵の場合周波数範囲が広すぎていちいち対応したＣを入れていたら、パスコンのオバケになっちゃいますので、適宜端折ってしまいます （本業じゃないのですが）高周波の場合は、事情が許す限り容量違いのパスコンを入れています といっても、短波帯を扱うなら0.01uFも入れておこうかなとかVHFだから0.001uFぶら下げておこうかなとか、その程度でトラブルは起きていません 混在回路って訳ではありませんが、携帯基地局のアンテナ直下に組み込まれるデジタル回路基板のパスコンを104Zと、電源入力部にタンタル数個だけで作っちゃったことがありますけど、誤作動とかトラブルは全くありませんでした。 運が良かっただけという説もありますが^^;
お礼
ありがとうございます。 デジタル回路を扱うか、アナログ回路を扱うか、高周波を扱うかでコンデンサの考え方が変わってくるのですね。 高周波のコンデンサの扱い方をもう少し詳しく知りたいです。 (専門外って書いてあるのにすみません。。。)
関連するQ&A
- カウンタ回路のパスコン、及びノイズの原因について
発振回路をカウンタICで6進カウントする回路をブレッドボード上で作製しています。 詳しい回路は添付ファイルにかきました。電源はすべて共通でありVcc=5.00[V]、発振回路はトランジスタによる無安定マルチバイブレータ(周波数15Hz)、カウントICは74HC390と、そのクリア端子に74LS08を接続しています。 ICを2つ使っておりますが、パスコン（回路図でのC3,C4)を変えますとカウント動作(74HC390の挙動)に変化がありました（オシロスコープでの確認)。 パスコンを2.2μFの電解コンデンサとすると、正しいカウント波形が得られます(ICが正常動作している)。しかし、パスコンを0.1μのセラミックコンデンサとすると、ときどきカウント波形が乱れます(ICが誤動作している)。添付ファイルにカウント波形があります。 また、発振回路をファンクションジェネレータとすると、ICにパスコンをつけなくても正常なカウント波形を示します。 ここで質問です。 <1>ICのパスコンとしては、周波数特性を考慮して容量0.01μF～0.1μFのセラミックコンデンサが適していると考えていたが、その認識は間違えているか。 <2>発振回路の周波数が15Hzという低周波回路なので、パスコンは電界コンデンサの方が適しているのか。そうだとしたら、なぜ低周波回路だと電解コンデンサの方がパスコンに適すのか。 <3>発振回路をファンクションジェネレータ(FG)としたときにパスコンなしでもカウント波形が正常動作したということは、ICのH,Lの切り変わるときの電流の変化によるノイズが原因ではない。なぜなら、FGも無安定マルチも周波数は15Hzであり、H,Lが切り替わるタイミングは変わらないから。この考え方は合っているか。（電流の変化によるノイズ・・・自分でもよくこの意味がわかっていません） 仮にこの考え方があっているとすれば、ノイズの原因は、無安定マルチバイブレータが絡んでいるのか。（オシロスコープ上では、FGと無安定マルチの波形に大きな違いはない、、、) <4>ノイズの原因はなにか。 <5>電源にもパスコンをいれるべきなのか。（回路図でいうと、どのあたりに？） <6>その他何かアドバイスがありましたら、ご教授願います。 長い質問で申し訳ありません。 よろしくお願いいたします。
- ベストアンサー
- 物理学
- 電源用パスコンを削除できる目安について
電源ラインにパスコン(電源安定用)をつける際、 電源とICが近い場合や供給先の2つのICが近い場合などは パスコンを取ってしまってよいのでは、と考えています。 このときのパスコン削除の目安について自分なりに考えてみたので アドバイスをいただけないでしょうか。 まず、パスコンの役割として、 ICの消費電流が変化した時に配線のコイル成分が必要とするエネルギーを、 コンデンサ(パスコン)が持っているエネルギーで相殺していると考えました。 つまり、 消費電流の変化前／後でのコイル成分のエネルギーの差分 ＝安定時／変化時に許容できる電圧でのパスコンのエネルギーの差分 これを式にすると、(ICは1個、パスコンも1個)(C以外は既知) 1/2*L*(Ia^2-Ib^2)-1/2*C*(Va^2-Vb^2)=0 Ia:変化前の電流、Ib:変化後の電流 Va:安定時の電圧、Vb:電流変化時の電圧 L:配線のコイル成分、C:パスコンの容量 このときのCの値がパスコンの容量の目安になって、 十分に小さければ削除OK、と思っています。 この考え方で問題ないでしょうか。 よろしくお願いします。
- ベストアンサー
- 物理学
- パッケージがBGAのICに対しての電源ラインとパスコンのつなぎ方につい
パッケージがBGAのICに対しての電源ラインとパスコンのつなぎ方について QFPなどの場合、参考書などで書かれているようにICの電源ピン近くにパスコンを配置して また、電源ラインと電源ピンとの間にパスコンを配置することが可能なのですが BGAの場合、BGAのICの裏側にパスコンを配置するしかなく、パスコンと電源ピンとの間に ビアが入ってしまい、また、電源ラインを内層に引くと電源ラインとパスコンとの間にも ビアが入ってしまうのですが、 BGAパッケージに対して、どのようなパターンの引き方、パスコンの配置が、良いのでしょうか？ 電源とICの電源ピンとの間にパスコンを入れて、できるだけパスコンと電源ピンとの間に L成分が入らないようにと考えると、BGAのICの反対側の表層(はんだ面?)に電源ラインを 引いて、パスコンを配置して、パスコンを通過した後にビアで電源ピンにつなぐということに なるかと思うのですが、 それより、内層に電源層を設けて、その層で電源をラインというより電源ブロック（面？） という感じで幅広く引いた方が良い可能性が高いのでしょうか？ ただ、この場合、電源ラインにパスコンをつなげる為に（電源を表層にもってくる為に）、 ビアを使う為、電源ラインとパスコンの間にもL成分が入ることになり、 参考書でよく記載されている理想なパスコンの付け方と異なってしまいます。 実際、ビアの影響は、それほど気にしなくても良いのでしょうか？ （400～800MHz程度を扱う回路です）
- ベストアンサー
- 物理学
- パスコンの容量の計算の仕方について
15V-ACアダプタから直接15Vの電源が必要な片電源オペアンプに電源を供給しようと考えているのですが このときに使うパスコンの容量はどうやって決めれば良いのでしょうか？ 私は一般的には0.1μFの積層セラミックスコンデンサだけを使い、スイッチングノイズの多い電源の場合にのみ、 追加で数十μFのタンタルコンデンサを加えるようにしているのですが、 こんなアバウトの決め方では何となく不安です。 回路に必要な電流量や電源のリップルノイズ量などから最適な容量を計算する方法がありましたら教えて下さい。
- ベストアンサー
- 科学
- アナログ出力の発振（パスコン）
理由が分からず困っております。 どなたかご存知の方、教えてください。 基板上に同じICが一直線にたくさん並んでいる状態で、電源ーGND間に パスコンをいくつか入れております。 各ICの直近に一つずつパスコンを入れれば問題ないのですが、 減らすとアナログ出力が発振してしまいます。 例えば、端に一つだけパスコンを入れると直近のアナログ出力は 問題ないのですが、パスコンから離れれば離れる程、発振が ひどくなっていくといった状態です。 ちなみに、電源、GND、アナログ出力ラインは基板上で各ICにパラで 繋がっております。 パスコンの数を決めるにあたって、ある人に理由を持って説明 したいのですが、理由が今ひとつ分からないもので困っております。 分かりにくい文章になり申し訳ありません。 ご存知の方、是非教えてください。 よろしくお願いします。
- ベストアンサー
- その他([技術者向] コンピューター)
- パスコンはIC1個に付き、1個入れるのは常識？
パスコンはIC1個に付き、1個入れるのは常識。 そう言われたのですが、その根拠を質問しても明確な回答をいただけず、今後の設計に反映して良いものか判断いたしかねております。 なるべく自分で調べたいと思っており参考文献などをご存知の方がおられましたらご教授いただけないでしょうか。 宜しくお願いいたします。
- 締切済み
- 電気・電子工学
- リセットラインのPCB設計について教えてください。
リセットラインのPCB設計について教えてください。 会社の先輩設計者(といってもまだ20代半ばですが)から、マイコンのリセット端子と外付けリセットICを結ぶリセットラインはGNDでガードするように言われました。 外部からのノイズによってリセットラインが揺らされ、リセットがかからないようにする対策らしいですが、効果があるのかどうかはよくわからない、と言っておりました。 高周波の信号ラインはGNDガードや反対側の層をベタGNDにするというのは聞きますが、このようなリセットラインもGNDガードをしたり反対側の層をベタGNDにするのは外部からのノイズの影響を低減させる効果はあるのでしょうか？
- ベストアンサー
- 物理学
- 電源用パスコンにおけるコンデンサーの種類について
いつも勉強させて頂いております。 電源用パスコンにセラミックコンデンサー(以降「セラコン」と表現)が使用されない理由を質問します。 私が関わっている電子製品には電源用パスコンにはタンタルコン10μFまたは1μFが使われています。 タンタルコンが使われる理由を参考書で調べれば、 ●周波数特性が良い ●容量が大きくESRが低い。 とありますが、全てアルミコンとの比較です。 セラコンと比較すれば、タンタルは精度が落ちると認識しています。 10μFレベルになれば、セラコンが製造されていないかと言うと、そうでもない様ですし(少ないですけど)。 よって、電源用にセラコン10μF、1μF使うと何が弊害となるか？コメントお願いします。 私が知らないだけで、みなさんの周りでは使われているのでしょうか？
- 締切済み
- 電気設計
- スイッチングノイズをゼロにすることって可能ですか？
スイッチング電源を使って回路を作る場合には普通パスコンを使用しますが、 積層セラミックコンデンサ0.1uFとタンタルコンデンサ47uFで２段パスコンを組み合わせても、スイッチングノイズを完全に消すことが出来ませんでした。 コンデンサの周波数特性を見ていると、容量値にによって周波数特性が異なり、インピーダンスに極小値をもつ場所が異なるようなのですが、 ということは、1pF、10pF、100pF・・・・・といろいろな容量値をもったコンデンサを大量に組み合わせれば、 スイッチングノイズをゼロにすることは可能だということなのでしょうか？ どなたか回答お願い致します。
- ベストアンサー
- 科学
- 大小パスコンの過渡現象
デバイス直近のパスコン(C2)とそのパスコンに電流を供給するコンデンサ(C1)間の過渡現象のI1(t)の算出に難航してます。 下図の負荷が引き込む、IL(t)に対して、C1,C2が流し込む 電流はなんとか想像でき、時間の推移によるC1,C2の電圧減少は 推測できたのですが、 C2の電圧減少をカバーする、C1→C2に供給するI1(t)の算出に 困ってます。 I1(t)が解りましたら、C1がどれくらいの容量が必要か また、C1～C2の距離をどれくらいにするのが適当かが判断 できるのではないかと思い、考えているのですが、よくわからなく 困ってます。 書店で過渡現象関連の本を見て近い回路を探そうと したのですが、算出までに至るものがなく挫折してます。 どなたか分かる方がいらっしゃいましたら教えていただけないでしょうか。 感触をつかむためになにか近似式でもありましたらそれでもありがたいです。 IL(t) -> ┬─L3─R3──┬──■負荷変動電源端子 R1 -------- R2 ｜ │ │ ｜ ｜ ｜ L1 │ ↓ L2 ＼ ＜－ある周波数で │ │ I1(t) ｜ ｜ 電流変動している C1 C2 RL │ ｜ ｜ GND GND GND R1、L1はC1の寄生抵抗と寄生容量 R2、L2はC2の寄生抵抗と寄生容量 L3,R3は、C1～C2間の配線のインダクタと抵抗値
- 締切済み
- 物理学
お礼
ありがとうございます。 参考にしてみます。