パッケージがBGAのICに対しての電源ラインとパスコンのつなぎ方につい

質問

パッケージがBGAのICに対しての電源ラインとパスコンのつなぎ方について

QFPなどの場合、参考書などで書かれているようにICの電源ピン近くにパスコンを配置して
また、電源ラインと電源ピンとの間にパスコンを配置することが可能なのですが

BGAの場合、BGAのICの裏側にパスコンを配置するしかなく、パスコンと電源ピンとの間に
ビアが入ってしまい、また、電源ラインを内層に引くと電源ラインとパスコンとの間にも
ビアが入ってしまうのですが、

BGAパッケージに対して、どのようなパターンの引き方、パスコンの配置が、良いのでしょうか？

電源とICの電源ピンとの間にパスコンを入れて、できるだけパスコンと電源ピンとの間に
L成分が入らないようにと考えると、BGAのICの反対側の表層(はんだ面?)に電源ラインを
引いて、パスコンを配置して、パスコンを通過した後にビアで電源ピンにつなぐということに
なるかと思うのですが、

それより、内層に電源層を設けて、その層で電源をラインというより電源ブロック（面？）
という感じで幅広く引いた方が良い可能性が高いのでしょうか？
ただ、この場合、電源ラインにパスコンをつなげる為に（電源を表層にもってくる為に）、
ビアを使う為、電源ラインとパスコンの間にもL成分が入ることになり、
参考書でよく記載されている理想なパスコンの付け方と異なってしまいます。

実際、ビアの影響は、それほど気にしなくても良いのでしょうか？
（400～800MHz程度を扱う回路です）

回答No.3

tance · ベストアンサー

tanceです。
GNDや電源層の使い方はなかなか一般論では説明できない面もありますが、
単にGNDと電源だけでなく、信号線の考え方とリターン電流の通路を重視する
必要があります。

GNDが信号や電源パスコンのリターン路として重要なのは事実です。その意味では
GNDの「連続面」が大事であって、GNDの「島」はあまり意味がありません。

アナログの微少信号を扱う回路では信号パターンが外来ノイズを拾わないように
GNDベタ（島）をいたるところに配置する手法が用いられますが、今回のポイントは
周波数が高い信号が多数あることと思われるので、GND島をもってGND優遇とは
言えないと思います。

６層基板の各レイヤーをL1, L2,・・・L6とし、L1をBGAが乗る面とします。

GNDがL2であることは疑いがないと思いますが、問題は信号に３層割り当てる
という点です。信号はインピーダンス制御をするのでしょうか。LVDSのような
信号ならインピーダンス制御が必要です。800MHzではインピーダンス制御された
線（伝送路）が必須だと思います。

インピーダンス制御するとすれば、信号レイヤとGNDはサンドイッチされる
べきです。
L1：信号（最高速）（マイクロストリップライン）
L2：GND
L3：信号（高速）（ストリップライン）
L4：GND
L5：信号（低速）
L6：電源
が理想ですが、なかなか層の節約は悩ましいです。（L5とL6は逆の方が良いかも）

いずれにしても、電源層とパスコンのことより、信号線自体の性能の方が
肝心ですので、伝送線路を構成するために必要な層構成を最優先して
決めるべきと考えます。

なお、GNDにはアナログGNDとデジタルGNDがあるかもしれませんが、誤解しやすい
のはそれらのGNDの境界をまたいで信号を通すとかえってインテグリティが悪化
することがあるという点です。デジタル信号は１箇所も途切れずにデジタルGNDに
沿って這わせるべきです。（異なるGND間等、GND面が途切れたところをまたいでは
なりません）

インピーダンス制御されたラインでの上記は当然ですが、そうでない線でも
高速の線（立ち上がり時間が短い線）は必ずGNDをペアで考えてください。
（途中でパートナーが変わるのは良くない）

どうしてもGNDを連続できない場合もあります。そのようなときは差動信号
の特性を利用してプアなGNDでもインテグリティを悪化させない方法も
ありますが、個々では省略します。

ICのないところにも電源面を設けるかという質問ですが、設けた方が良いと
思います。対GNDの容量を大きくするという点で有利です。

このあたりの設計は本当に様々な要因を考慮しなくてはならないので、
このスペースでは語り尽くせません。１冊の本になるくらいの分量です。

お礼

早速、ご教授を頂きまして、ありがとうございました。

補足質問をさせて頂いた後も、
シグナル/パワー・インテグリティやEMC/EMIで検索して
色々と情報収集をしてみたところ、仰られる通り
かなり色々な要因を考慮する必要があることが分かってきました。

まだ、細かい疑問は多々あるのですが、ご紹介して頂いた書籍や
上記のキーワードでWeb検索すると、まだまだ沢山、情報があるようですので
勉強してみます。

今回、ご教授して頂いた内容でかなり、どのような考え方をした方が良いのかが
整理でき、大変助かりました。
ありがとうございました。

回答No.2

tance

電源は内層が良いです。＃１さんのおしゃるとおり、できれば電源電圧ごとに
独立した内層を割り当てるのがベストです。

ご心配のVIAによるパスコン効果の減少はどうしても避けられません。
しかし、反対層に多種の電源を設けるより内層に押し込めることで、層間の
ストレーキャパシティが良質のパスコンになります。層間の容量は非常に
高性能のコンデンサです。1608や1005の積層セラミックコンデンサなど遠く
及びません。

私は基板厚を薄くしてVIA効果を減らし、層間Cの増大を狙うこともあります。

逆に層間が超低特性インピーダンスの伝送線路になるので、その反射
対策も必要です。クロック周波数と共振する基板長さなどがあると
VIAよりやっかいな問題になることがあります。

パワーインテグリティの良い本も出始めました。
「パワーインインテグリティのすべて」　ISBN978-4-7981-1921-2
などお奨めです。

補足

ご教授を頂きまして、ありがとうございます。

#1さんからの情報も基に、Webで情報収集して
電源層を内層に設ける方が良いというのがわかったのですが（わかったつもりなのですが）

もう少し、ご意見をお聞かせ頂きたいのですが
例えば、BGAのIC用に3種類の電源が必要で、信号を引き出すのに3層程度が必要で、
コストの関係で、できれば6層基板で何とかしたいとした場合、

イメージとしては
信号引き出しで3層、GND用に2層（内層とBGA ICの反対の表層）、
3種類の電源を1つの内層で分け合うというので良いか、

それとも、電源用に3層、GND用に2層、信号引き出し用に、残りの1層と
電源層を間借りして引き出すというイメージの方が良いのでしょうか？
（どちらが良いかは、ピン配や引き出す信号数などで異なるかと思いますが、
電源ライン（ブロック）をどれくらい優先的に考えた方が良いのかが？）

あと、上と似たような質問なのですが、
信号用の層では、空きスペースにGNDを割り当てて、VIAでGND層に落とすかと思いますが、
電源層では、空きスペースがあった場合、電源ライン（ブロック）を拡大して
埋めた方が良いのでしょうか？
それとも、GNDを割り当てた方が良いのでしょうか？

例えば、基板の端にICが無い場合、ICに電源供給するという意味では、
そのICに供給する電源が基板の端に存在する必要なく
その場合、わざわざ必要以上に電源を拡大するのではなく、信号層と同じ様に
GNDを割り当てて、GND強化を図った方が良いのでしょうか？

最後に、書籍のご紹介までして頂きまして
ありがとうございます。購入を検討してみようと思います。

回答No.1

tadys

内層に電源ラインを設けることが必要です。
アナロググランド、デジタルグランド、電圧の違う電源、全てに独立した内層を割り当てるのが良いでしょう。
ビアの影響は大きいです。

これらの問題は「パワーインティグリティ」として近年特に注目を浴びています。
パワーインティグリティ解析のためのツールもあります。
慣れない人がツールを使いこなすのは難しいと思います。

プリント基板の設計を行う会社ではパワーインティグリティの相談も受けていますので
そのような会社に依頼するのが良いでしょう。

「パワーインティグリティ」で検索してください。
「シグナルインティグリティ」も気にしてください。

お礼

早速、ご教授をして頂きまして、ありがとうございました。
パワー/シグナル・インティグリティで検索して、情報収集をしてみます。