TINAで筋電計 エラーが無いのに解析できません

質問

こちらでつい先日来、先輩の皆様にずいぶんお世話になって、駆け出しの初学者ですが何とか実際に筋電を計測できる筋電計を作ることが出来ました。アドバイスを下さった皆様、本当にありがとうございます。

さて、Linear　Technology社のLT1167,LT1112のOpeAmpを使って実物をブレッドボードに試作たものを、何とかもう少しグレードアップしたいというチャレンジで、TINAを使って同じ筋電計の回路図を描きました。添付の図の通りです。

添付図の上中央のLT1167はインスツルメンテーション・アンプです。中身が３ヶのオペアンプで構成される差動増幅器です。１pinと８pinにゲインレジスタを接続します。ゲインレジスタ２．６ｋX2で約２０倍のゲインになります。

上述のLT1167のすぐ右下のLT1112は、LT1167のRef端子にDCオフセット電圧が入らないようにする積分回路です。

添付図の下左からゲイン１００倍の非反転増幅器、３０倍の非反転増幅器、右端がFc＝１５００Hzのローパスフィルタです。
筋電計は普通１／ｆフリッカーノイズを除くハイパスフィルタをつけるのですが、わたくしはその領域を見たい、という理由でハイパスフィルタをつけませんでした。

TINAの図面ですが、
添付図の上左端に、実際の筋電の代替にファンクションジェネレータを入れました。これは振幅１ｍV、周波数３０Hzのサイン波を出すように設定しました。

添付図の上、左端の「Reference」は測定対象（被験者）のボデーにつける基準電極です。

添付図の下、右端に入れたのはTINAで解析のときに使う「Open　Circuit」です。

添付図で「Inv.」は反転増幅端子、「N-Inv.」は非反転増幅端子です。

これに関して３点、ご教示お願いいたします。

１：
TINAの解析エラーチェックでエラーが無いのに、解析できません。
これはどこが間違っているのでしょうか？

解析ができないのでオシロを「Open　Circuit」につないで見ましたがダメです。

２：
もう少しスマートな方法があったらご教示お願いいたします。特に添付図の下です。もっと熱雑音が下がる抵抗値の設定がありましたら・・・

３：
初学者なもので、添付図の上、左端の「Reference」すぐ後の反転増幅モジュールの意味と、LT1167のゲインレジスタから伸びてきてボルテージフォロワーにはいる線の意味がわかりません。
リニアテクノロジー社、アナログディバイス社、テキサスインスツルメント社のインスツルメンテーション・アンプ説明書には、たいてい差動増幅器のゲインレジスタを２分割にして、この２分割の中間から被験者のボデーアースを取るようになっていますが、ネットの解説（http://www.neo-tech-lab.co.uk/ECGcircuit.htm）などを拝見するとゲインレジスタを１／２にするようにはなっていません。
実際に試すと、ゲインレジスタを１／２にして、この中間から被験者のボデーアースを取らないとうまく測定できませんでした。

TINAにお詳しい方、以上どうぞよろしくお願いいたします。

回答No.2

inara1 · ベストアンサー

＞うっかりの接続ミス
意外な結末でした。回路シミュレータの±表示は、どれも小さくて見にくいですね。

＞Voltage Pinはそのように使用するのですか
LT-Spiceだと、測定点を指定しなくても、プローブを当てると、その特性がグラフに出てくるのですが、Tina-TIはそのような仕様になっていないようですね。

＞この本で予習
その本は持ってません。面白そうなので本屋にあったら買ってみます。

＞「GAIN = 100, 1000」という表記は、ゲインが１００から１０００まではこの線（一番下の）と同じことですよ、と言っているのですね？
はい。ゲイン100以上だと同じカーブを描くということです。雑音が発生するのはRgだけでなく、内部のオペアンプや抵抗から発生する雑音もあるのですが、Rgが大きいときはRgの雑音が支配的で、Rgを小さくすると（Rgの熱雑音が小さくなると）、Rg以外の雑音によって全体の雑音が決まってしまうことを、そのグラフは表していると思います。10nV/√Hz という雑音密度は低いほうだと思いますが、オペアンプの中には 1nV/√Hz を下回るものもあります（AD797やLT1028など）。そのようなオペアンプを使って、LT1167のような計装アンプを作ることも可能ですが、抵抗のマッチングが悪いとコモンモード除去比が悪化するので、LT1167のような専用ICを使うほうがいいです。

＞ここの２段で合計３００倍にしてしまったからでしょうか？
最終的な出力（LPFの出力）が電源電圧（±3V）に近いために波形がクリップしているのだと思います。LT1112は出力フルスイングのオペアンプ（出力電圧が電源電圧いっぱいまで振れる）ではないので、出力電圧が電源電圧から1V以内より外側になるとクリップします。クリップしないようにするには電源電圧を大きくすればいいです（電源電圧の最大定格は±20Vです）。

OKwaveも知恵袋も両方回答していますので、またどちらかで質問してください。.

お礼

inara1様
１ヶ月くらい前は、ご教示がほんとに難しくて、難しくて・・・
必死で勉強した甲斐が（？）あって、ようやくこちらに描いていただいていることが少し解るようになりました！
今後ともどうぞよろしくお願いいたします。
ご丁寧なご教示、心から感謝いたします。
（inara1様も本を出版されたら、と思います。この本の著者さんより教え方が上手！と思うところがたくさんありました！！）

回答No.1

inara1

添付図のように、波形や利得を解析したいところに、Voltage Pin や Volt Meter を配置してみてはいかがでしょうか。このような解析ポイントを置いて解析すると、そこでのグラフが自動表示されます（不要な波形やカーブは後で削除できます）。

回路全体の雑音は、初段のLT1167の入力換算雑音（出力信号に含まれる雑音レベルを利得で割ったもの）が支配的になるので、LT1167での雑音を下げる方法がいいと思います。LT1167データシート（http://cds.linear.com/docs/Japanese%20Datasheet/j1167fb.pdf
）の9ページの左下のグラフ「電圧ノイズ密度と周波数」にあるように、利得設定を大きくするほど入力換算雑音が減ります。利得設定を大きくするというのはRgを小さくすることですが、Rgの抵抗が小さいほどRgの熱雑音が減るので、LT1167全体の入力換算雑音が減るということです。

ただし、Rgを小さくすると、大きな信号が入ったときに出力が飽和していまうので、入力信号レベルが大きく変わる場合は、Rg を変えられるようにする（大きな信号に対してはRgを大きくする）といいと思います。Rgを大きくすると入力換算雑音が大きくなりますが、入力信号そのものが大きいので「信号対雑音比（SN比）は悪化しないはずです。利得設定が100以上（Rgが494Ω以下）にしても入力換算雑音は減らなくなるので、利得設定を100以上にすると、入力信号レベルが小さいほどSN比が悪化します。

お礼

inara1様
失礼しました。うっかりしました。
LT1167データシートのお話ですから、Rgによる計装アンプ内のゲインだけをテーマにするのですね。

補足

全くうっかりの接続ミス、秋月ではご指摘ありがとうございました。

Voltage Pinはそのように使用するのですか、ありがとうございます。

熱雑音についてやっと学び始めたところでした。
http://www.amazon.co.jp/product-reviews/4789832848/ref=dp_top_cm_cr_acr_txt?ie=UTF8&showViewpoints=1
この本で予習？していたので、inara1様のこちらのご教示が解ります！

お示しいただきました「LT1167データシート」に、「GAIN = 100, 1000」とあります。
この「GAIN = 100, 1000」という表記は、ゲインが１００から１０００まではこの線（一番下の）と同じことですよ、と言っているのですね？

さらにその下に、
BW LIMIT
GAIN = 1000
とありますが、これはband_width_productグラフで上の方にいっぱいだから、ゲイン１０００以上は無理です、ということですね？

＞利得設定が100以上（Rgが494Ω以下）にしても入力換算雑音は減らなくなるので、利得設定を100以上にすると、入力信号レベルが小さいほどSN比が悪化します。

秋月で頂いたこのご教示の意味ですが、上記のような理由でたいていの計装アンプはゲインが１００なのですね！
わたくしの試作は、これを知らないで試行錯誤しましたのでLT1167の方で２０倍、LT1112を２段で１００倍ｘ３倍にしてしまいました。

シミュレーションの件で秋月での下記のご教示、
＞（波形が若干歪んでいるのは、波形がクリップしかかっているからでしょう）

とのご指摘は、ここの２段で合計３００倍にしてしまったからでしょうか？