• 締切済み
  • 困ってます

ここの図の下に書いてある式は何を意味していますか?

質問タイトル本文 : ここの図の下に書いてある式は何を意味していますか? 補足をすると、DEFは、D型フリップフロップです そして、この図は、レジスタの間違った設計として書かれている図です 一応質問をする前に検索をしましたが、順序回路をこのような式で表しているブログは、自分が見た限りなかったので、質問させていただきます。 どなたかご教示お願い致します。

共感・応援の気持ちを伝えよう!

みんなの回答

  • 回答No.3
  • ohkawa3
  • ベストアンサー率58% (778/1337)

回答(1)(2)再出 出典の情報がありましたので、原書をpreviwできました。その中にも〇印の記号が描いてありましたが、この図では単に信号を分岐するだけで、合成する機能を読み取ることはできませんでした。 電気回路的に信号の分岐は、電線を二股に分けるだけですが、これに対して信号の合成は、2系統の信号を単純に1本の線に接続した場合、いわゆる「ショート」の状態となって、ハードウェア的に破綻しまします。 この破綻した状態を、「いずれの信号を選択するかDFFに指示する方法が存在しないから」と論理回路的な説明していると解釈してもよさそうです。

共感・感謝の気持ちを伝えよう!

  • 回答No.2
  • ohkawa3
  • ベストアンサー率58% (778/1337)

補足のご記入ありがとうございました。 >”まず第一に、新しいデータの値を読み込む方法が明らかでない なぜなら、どのタイミングでinワイヤーからのデータを読み込み、どのタイミングでoutワイヤーからのデータを読み込むのかということをDFFに指示する方法が存在しないからである” 回答に自信はありませんが、「inから入る信号と、outからフィードバックされる信号を合成する?〇印の部分がどんな論理機能をもっているのかが不明」と指摘したことと同じように思います。 >入力端子がオープンということ ご提示頂いた図が、電気回路図であれば、入力端子がオープンということは、inの端子の左側に何も接続されていない状態のことです。 とはいうものの、電気回路図ではない可能性も感じます。この問題の出題者が何を想定しているか理解できません。 あてずっぽうの回答をする前にお尋ねしたほうがよかったかもしれませんが、この問題が掲載されている出版物のタイトル、著者などをご教示いただけないでしょうか。

共感・感謝の気持ちを伝えよう!

質問者からの補足

返信ありがとうございます 分からなかったときに頼る人がいないので、とても助かります この図は、”コンピュータシステムの理論と実装 ―モダンなコンピュータの作り方”という本のものです (目次はこちら https://www.oreilly.co.jp/books/9784873117126/) この本の概要は、NAND回路とフリップフロップ回路が作られている仮定の下でそこから論理ゲート、加算器、CPUを設計します。 そして、オペレーティングシステム、コンパイラ、バーチャルマシンなど 全く回路に詳しくないので、変なことを言うかもしれませんが、本書は回路のアナログ的な振る舞いはなく、仮想的にデジタル回路のみでパソコンを作る形だと思われます ”とはいうものの、電気回路図ではない可能性も感じます。この問題の出題者が何を想定しているか理解できません。” >回路に詳しくないので、この図が何の図なのかは分かりませんが、論理回路を表している図と似ています (https://site-tetsu.com/wp-content/uploads/2021/02/image-1.png) あと、更に補足すると、この図はレジスタの説明の際にでてきた図です

  • 回答No.1
  • ohkawa3
  • ベストアンサー率58% (778/1337)

想像力だけで回答を試みたいと思います。  out(t)=out(t-1)  out(t)=in(t-1) 上記の二つの式で言いたいことは、クロックが入った後の出力out(t)は、クロックが入る前の出力out(t-1)で決まるのか、クロックが入る前の入力in(t-1)で決まるのかを問いかけているように思います。 入力端子がオープンであれば、inとoutは直接接続されているので、out(t-1)、in(t-1)いずれでも同じ結果になると思います。つまりは、電源投入時などに偶然に決まった論理のまま、クロックが入力されても出力が変化しない・・・全く役に立たない論理回路になりそうです。 inから入る信号と、outからフィードバックされる信号を合成する?〇印の部分がどんな論理機能をもっているのか、この問題の前後に何かヒントが提示されていないでしょうか?

共感・感謝の気持ちを伝えよう!

質問者からの補足

入力端子がオープンであれば、inとoutは直接接続されているので、out(t-1)、in(t-1)いずれでも同じ結果になると思います >この本をじっくり読んでいきましたが、入力端子がオープンということがどういうことなのかを分かっていません inから入る信号と、outからフィードバックされる信号を合成する?〇印の部分がどんな論理機能をもっているのか、 >探したのですが、ありませんでした 〇印の部分は、回路図の黒〇印ということを意味している前提に話します 〇印は一般的に接続を意味するようです(https://detail.chiebukuro.yahoo.co.jp/qa/question_detail/q13167244613) この問題の前後に何かヒントが提示されていないでしょうか? >これが役に立つかは分かりませんが、この図が間違った設計である理由が書いてあって、”まず第一に、新しいデータの値を読み込む方法が明らかでない なぜなら、どのタイミングでinワイヤーからのデータを読み込み、どのタイミングでoutワイヤーからのデータを読み込むのかということをDFFに指示する方法が存在しないからである” と書いてあります

関連するQ&A

  • 回路図の書き方

    Dフリップフロップで1~10を表す二進化十進の回路図を描きたいのですが描き方が良くわかりません。 Dフリップフロップ2組でBCDカウンタを2組作る所しかわかりません。 何か参考になる様なサイトなどあったら、教えてくださいm(__)m

  • レジスタ、フリップフロップ、ラッチについて

    レジスタ、フリップフロップ、ラッチそれぞれの違いがうまく分類できていません。 何となくですが、論理回路フリップフロップを用いた記憶装置がレジスタ、というイメージであり、ただラッチとフリップフロップの分類の違いが理解できていません。 それぞれの動作や原理というよりは、分類についてご説明していただけないでしょうか。

  • 論理回路の問題についての質問です。

    論理回路の問題についての質問です。 入力をx,Dフリップフロップの出力の組を(y1,y2),出力をzとし、以下の論理式で表されるDフリップフロップを2つ用いた順序回路の機能を、DフリップフロップではなくTフリップフロップを2つ用いた順序回路として実現せよ。ただし、Dフリップフロップの時点t+1における出力は、時点tにおける入力Dと一致し、Tフリップフロップの時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和として与えられる。 D1=¬x・y1+x・¬y1 D2=y2・y1+¬y2・¬y1 z=y1・y2 論理式を簡単化すると、 D1=x(xor)y1 D2=¬{x(xor)y1} となるので、Tフリップフロップを用いた場合、計算すると図のような回路になりましたが、この回路で正しいでしょうか? また、基本的なTフリップフロップは、いつも問題の様に時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和となっているのでしょうか? 教科書には立ち上がりで反転する、と書いてありましたが、排他的論理和については触れていませんでした。 よろしくお願いします。

  • フリップフロップを用いた同期式カウンタの設計について

    フリップフロップを用いた同期式カウンタの設計について フリップフロップを用いた同期式カウンタは動作上、 入力のクロックがポジティブエッジトリガ型でもネガティブエッジトリガ型でも出力結果に影響はしないのでしょうか?

  • DフリップフロップからJKフリップフロップを作る

    タイトルのようにあるフリップフロップから別のフリップフロップを実現する回路図を示すには どのような手順を踏めば良いのでしょうか。

  • 論理回路のカウンタの回路について。

    「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」 という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。 こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか?それとも回路の作り方というのがあるのでしょうか? よろしくお願いします。

  • Dフリップフロップを用いて・・・

    大学で電気電子工学分野を専攻している者です。 2進数の2の補数を1ビットずつ直列に求めるMealy型同期式順序回路をDフリップフロップを用いて設計する(2進数はLSBより1ビットずつこの回路に入力され、2の補数の該当桁が1ビットずつ出力される、例えば0011が入力されると0010が出力される)という問題で、まず状態遷移図を書きたいのですが、入力、出力はいいとして、何を「状態」とすればいいのかがわかりません。 乱文ですがよろしくお願いします。

  • 論理回路の問題を教えてください。

    論理回路の問題を教えてください。 以下の問題について、(1)と(2)は一応解きましたが、(3)が解けませんでした。 どなたか(1)、(2)の添削も含め、(3)の解説をお願いします。 問題 図2.2は、ある同期式順序回路のタイムチャートを示している。 この同期式順序回路は、Reset信号が1の時CLK信号の立ち上がりエッジに同期して動作し、 1CLKサイクルの間Outに1を出力し、続く2CLKサイクルはOutにOを出力する動作を繰り返す。 (1)この同期式順序回路を3つの状態A,B,Cをもつ状態機械として設計する時の状態遷移図を示せ。 ただし、Resetが0のときは状態Aとなること。 (2)3つの状態A、B,Cに対して2つの状態変数S1、S2を表2.1のように割り当てる。 1CLKサイクル後の状態をS1’,S2’とする時、S1’とS2’および出力Outを S1とS2を用いた式で表せ。 (3)この同期式順序回路を2つのDフリップフロップを用いて設計し、その回路図を示せ。 問題は以上です。 (1)は、添付した写真の上の図です。 (2)は、表2.1にS1’とS2’とOutを足して、それぞれの値が1の時を選ぶと、 S1’=¬S1・S2 S2’=¬S1・¬S2+S1・¬S2=¬S2 Out=S1・¬S2 となりました。 (3)は全くわかりませんでした。 よろしくお願いします。

  • 非同期式カウンタ回路の遅延時間

    実験でJKフリップフロップを使用した非同期式8進カウンタ回路を作成し、遅延現象を確かめました。 そこでクロック(1MHz)と、三段目の出力の時間差をオシロスコープで見たところ、約80ns遅れていることがわかりました。 この遅延時間について考察しなければならないのですが…。正直、一つのJKフリップフロップでどのくらい遅延するのかわからないため困っています。 どなたか、遅延時間について詳しく教えていただけないでしょうか。お願いします。

  • フリップフロップについて

    「フリップフロップにおいて危険なレースがおこらないために作られた仕組みをあげ簡単に説明しなさい」 「順序回路において危険なレースが起こらないために作られたフリップフロップ仕組み内部構造1つあげ、その名称を書き、簡単に説明しなさい」 上の2つの問題は同じ答えを聞いていると思うのですが、 「危険なレース」と言う部分が良く分かりません。 この問題では何を聞いているのでしょうか?ヒントでもいいのでお願いします。